A semiconductor power device containing a plurality of top terminals deposited near the top surface of a semiconductor substrate is presented. Each top terminal consists of a terminal contact layer, which acts as a silicide contact layer near the top of the semiconductor substrate. The trench gate of a semiconductor power device is opened from the top of the semiconductor substrate. Each trench gate consists of a silicide layer. As a depressed silicide contact layer, it is deposited above each trench gate and slightly below the top of the semiconductor substrate around the trench gate.
【技术实现步骤摘要】
自对准工艺制备的半导体功率器件以及更加可靠的电接触本案是二次分案申请原案专利技术名称:自对准工艺制备的半导体功率器件以及更加可靠的电接触原案申请号:201110152215.1(201510679551.X)原案申请日:2011年5月25日。
本专利技术主要涉及半导体功率器件的结构和制备方法。更确切地说,本专利技术是关于通过自对准工艺制备半导体功率器件的器件结构和制备方法,通过在隐藏式沟槽中的硅化工艺实现,以减少所需的掩膜数量,进一步改善功率器件接线端的电触点。
技术介绍
在半导体工艺中,尽管功率金属氧化物半导体场效应晶体管(MOSFET)已为人们所熟知,并且已经有许多关于沟槽MOSFET器件(例如沟槽FET、沟槽DMOS等)的专利说明和已发表的技术论文,但是在功率MOSFET器件的设计和制备领域中,仍然面临许多技术难题和制备限制。更确切的说,当需要更多的掩膜制备复杂结构的功率器件时,制备成本就会提高。并且当功率器件的结构特征进一步小型化时,改进技术带来的成本增加就会更加严峻。此外,随着尺度的缩小,功率器件的对准公差进一步缩小,常常会导致生产量降低以及可靠性问题不断增加,从而增加生产成本。基于上述原因,要制备尺寸更小、更精准的对准结构特点的功率器件,同时减少掩膜的数量以节省成本,半导体工业中技术一般的人员正面临着一项技术挑战。在美国专利申请(US2009/0020810)中,Marchant提出了利用化学机械平整化(CMP)方法,制备带有很少掩膜需要的沟槽MOSFET器件。图1A表示该器件的剖面图。然而,这种器件的栅极滑道沟槽需要使用一个额外的掩膜,并且在 ...
【技术保护点】
1.一种制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,包括:制备沟槽,半导体突起在沟槽之间;在沟槽底部制备底部电介质层;在沟槽底部制备屏蔽电极,屏蔽电极在边缘和底部被底部电介质层包围;在屏蔽电极上方制备电极间电介质;在上部沟槽侧壁上制备栅极电介质;在栅极电介质之间制备一个凹陷的栅极电极;在上部半导体突起侧壁中,利用凹陷的栅极电极作为掩膜,制备源极区;制备本体区,使它位于源极区之间和下方;并且制备源极/本体硅化物,遍及半导体突起的整个顶面。
【技术特征摘要】
2010.06.01 US 12/802,1851.一种制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,包括:制备沟槽,半导体突起在沟槽之间;在沟槽底部制备底部电介质层;在沟槽底部制备屏蔽电极,屏蔽电极在边缘和底部被底部电介质层包围;在屏蔽电极上方制备电极间电介质;在上部沟槽侧壁上制备栅极电介质;在栅极电介质之间制备一个凹陷的栅极电极;在上部半导体突起侧壁中,利用凹陷的栅极电极作为掩膜,制备源极区;制备本体区,使它位于源极区之间和下方;并且制备源极/本体硅化物,遍及半导体突起的整个顶面。2.根据权利要求1所述的制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,制备源极区也沿半导体突起的顶部构成源极区。3.根据权利要求2所述的制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,还包括去除半导体突起的顶部部分,使源极/本体硅化物接触源极区之间的本体区。4.根据权利要求2所述的制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,还包括利用一个光掩膜制备接触,利用一个光掩膜制备金属层,其中的沟槽也由一个光掩膜制备,并且其中所述的步骤仅仅需要三个光掩膜。5.根据权利要求4所述的制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,还包括利用一个额外的掩膜,保护肖特基二极管区域,同时形成源极和本体区。6.根据权利要求4所述的制备带有源极本体短接硅化物的屏蔽栅极沟槽的方法,其特征在于,还包括利用两个额外的掩膜,制备背对背栅极-源极二极管的静电放电结构。7.一种在沟槽中形成突起的方法,其特征在于,包括:制备一个沟槽;在沟槽中制备第一层,第一层沿沟槽的侧壁和底部排列,但并不填充沟槽,保留中间的凹槽;在至少第一层的中间上方,制备第二层,所述的第一层是由一种可以和第二层区别刻...
【专利技术属性】
技术研发人员:哈姆扎·依玛兹,陈军,伍时谦,李文军,
申请(专利权)人:万国半导体股份有限公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。