一种半导体功率器件结构的制备方法及结构技术

本发明专利技术实施例公开了一种半导体功率器件结构的制备方法以及结构，在传统的横向功率器件Trench LDMOS结构的Trench层中引入多层深度不同的纵向金属场板，同时在漂移区中引入一层重掺杂n型层。在提高器件击穿电压方面，多层长度不等的金属场板可以在漂移区中引入多个新的电场峰值，同时将表面高电场引入体内，避免器件在表面提前击穿；全耗尽后的重掺杂n型层提高了Trench层表面电荷密度，提高了Trench层和漂移区电场，提高器件击穿电压。在降低器件导通电阻方面，深氧Trench层减小了横向漂移区长度。

【技术实现步骤摘要】

本专利技术实施例涉及半导体的
，尤其涉及一种半导体功率器件结构的制备方法及结构。
技术介绍
功率集成电路有时也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。对功率器件MOSFET而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“娃限”。为了打破“硅限”，提高器件性能，提出了多种新型器件结构，典型的结构有:超结结构和IGBT结构。超结是基于三维RESURF技术，其漂移区由重掺杂的P、N柱相间构成。该技术的理论基础是电荷补偿原理，当漏极电压达到一定值时，漂移区的N型区和P型区彼此相互耗尽，最终达到完全耗尽，有效的提高了漂移区电场，提高器件的击穿电压，另外，由于漂移区N型区和P型区彼此耗尽，有效的增加了漂移区掺杂浓度，降低器件的导通电阻。然而，超结结构工艺复杂，器件性能对电荷失衡非常敏感，尤其是对于击穿电压在600V以上的应用，其多次外延注入的工艺也使得生产成本居高不下。IGBT结构是基于电导调制原理，其器件结构是将传统结构中漏极的N型换成P型，其他结构不变，因此，器件的击穿电压几乎可以保持不变。在器件导通时，由于漏极改成了 P型，因此会向漂移区注入大量的空穴，调制漂移区载流子浓度，增加导通电流，降低器件的导通电阻。然而，由于器件导通时，漂移区存在着大量的空穴，在器件关断时，少子的复合和抽取需要一定的时间，即所谓的少子储存效应，会形成所谓的“拖尾电流”，使得器件的关断时间较长，影响器件的高频性能。
技术实现思路
本专利技术实施例的目的在于提出一种半导体功率器件结构的制备方法及结构，旨在解决如何能够简单方便的制备出半导体功率器件。为达此目的，本专利技术实施例采用以下技术方案:—种半导体功率器件结构的制备方法，所述方法包括:在厚膜SOI衬底上进行刻蚀，形成Trench层窗口，并对所述厚膜SOI衬底进行斜角注入及底部注入，形成高掺杂η型漂移区；注入后进行快速退火，并进行表面氧化，在所述Trench层窗口表面形成一层薄S12M ;进行S1JX积，形成深氧Trench层，进行P_well注入，进行N+注入，进行P+注入并进行快速退火；多晶硅窗口刻蚀、重掺杂多晶硅沉积、金属场板窗口刻蚀以及金属沉积、金属刻蚀，形成源极、漏极、栅极。优选地，所述厚膜衬底包括:Si基、SOI基或者SiC基衬底。优选地，所述在对所述厚膜SOI衬底进行斜角注入及底部注入的剂量为漂移区浓度的8?10倍。优选地，所述快速退火和表面氧化同时进行，在窗口表面形成一层薄S1Jl以及激活注入离子，温度为800?900°C，时间为20?50min。优选地，所述金属场板窗口刻蚀的窗口宽度在0.4?0.8 μ m。—种半导体功率器件结构，所述半导体功率器件结构包括:源极、源金属、栅金属、漏极、漏极金属、源极体区、多晶硅、金属场板、N型重掺杂区、氧Trench层、N型漂移区、埋氧层、P型衬底；所述P型衬底在所述半导体功率器件结构的底层，所述埋氧层在所述P型衬底之上，所述N型漂移区在所述埋氧层之上，所述N型重掺杂区在所述N型漂移区之上，所述氧Trench层在所述N型重掺杂区之上，所述金属场板为多层长度不等的纵向场板，在所述N型漂移区靠近所述氧Trench层的表面注入一层重掺杂η型层。优选地，所述多层长度不等的纵向场板为三层长度不等的纵向场板。本专利技术实施例在传统的横向功率器件Trench LDMOS结构的Trench层中引入多层深度不同的纵向金属场板，同时在漂移区中引入一层重掺杂η型层，在提高器件击穿电压方面，多层长度不等的金属场板可以在漂移区中引入多个新的电场峰值，同时将表面高电场引入体内，避免器件在表面提前击穿；全耗尽后的重掺杂η型层提高了 Trench层表面电荷密度，提高了 Trench层和漂移区电场，提高器件击穿电压；在降低器件导通电阻方面，深氧Trench层减小了横向漂移区长度，多层场板在器件导通时会在Trench层表面形成低阻电流通道以及重掺杂的η型区的引入都可以有效的降低器件的导通电阻，提高器件性能，该器件结构对于Si基、SOI基、SiC基衬底均适用，纵向金属场板一方面可以辅助耗尽漂移区，提高漂移区的有效浓度，另一方面在器件导通时在重掺杂η型区中形成了一个低阻的电流通道，有效的降低了器件的导通电阻。【附图说明】图1是本专利技术实施例半导体功率器件结构的制备方法的流程示意图；图2是本专利技术实施例半导体功率器件结构的示意图；图3是本专利技术实施例半导体功率器件结构的另一种示意图；图4是本专利技术实施例半导体功率器件电场的示意图。10标识源金属、11标识栅金属、12标识漏极金属、13标识漏极、14标识氧Trench层、15标识N型重掺杂区、16标识N型偏移区、17标识埋氧区、18标识P型衬底、19标识金属场板、20标识多晶娃、21标识源极体区、22标识源极。【具体实施方式】下面结合附图和实施例对本专利技术实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术实施例，而非对本专利技术实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术实施例相关的部分而非全部结构。实施例一参考图1，图1是本专利技术实施例半导体功率器件结构的制备方法的流程示意图。在实施例一中，所述半导体功率器件结构的制备方法包括:步骤101，在厚膜SOI衬底上进行刻蚀，形成Trench层窗口，并对所述厚膜SOI衬底进行斜角注入及底部注入，形成高掺杂η型漂移区； 步骤102，注入后进行快速退火，并进行表面氧化，在所述Trench层窗口表面形成一层薄3;102层；步骤103，进行S1jX积，形成深氧Trench层，进行P_well注入，进行N+注入，进行P+注入并进行快速退火；步骤104，多晶硅窗口刻蚀、重掺杂多晶硅沉积、金属场板窗口刻蚀以及金属沉积、金属刻蚀，形成源极、漏极、栅极。具体的，器件制备流程(以SOI基衬底为例):(I)在厚膜SOI衬底上进行刻蚀，形成Trench层窗口 ；(2)进行斜角注入及底部注入，形成高掺杂η型漂移区，注入剂量约为漂移区浓度的8?10倍；(3)快速退火和表面氧化同时进行，在窗口表面形成一层薄S1Jl以及激活注入离子，温度为800?900°C，时间为20?50min ；(4)进行S12沉积，形成深氧Trench层；(5)进行 P-well 注入；(6)进行N+注入； (7)进行P+注入并进行快速退火；(8)多晶硅窗口刻蚀；(9)重掺杂多晶硅沉积；(10)金属场板窗口刻蚀，窗口宽度在0.4?0.8 μ m ;(11)金属沉积；(12)金属刻蚀，形成源极、漏极、栅极。具体的，传统Trench LDMOS器件是在漂移区中部插入一层深的氧Trench层，可以有效的减小漂移区长度，降低器件导通电阻，但是器件处于关态时，电场大部分都聚集于器件表面，体内电场较小，器件容易在表面提前击穿，限制了击穿电压的进一步提高，本专利技术提出了一种新的本文档来自技高网...

【技术保护点】
一种半导体功率器件结构的制备方法，其特征在于，所述方法包括：在厚膜衬底上进行刻蚀，形成Trench层窗口，并对所述厚膜SOI衬底进行斜角注入及底部注入，形成高掺杂n型漂移区；注入后进行快速退火，并进行表面氧化，在所述Trench层窗口表面形成一层薄SiO2层；进行SiO2沉积，形成深氧Trench层，进行P‑well注入，进行N+注入，进行P+注入并进行快速退火；多晶硅窗口刻蚀、重掺杂多晶硅沉积、金属场板窗口刻蚀以及金属沉积、金属刻蚀，形成源极、漏极、栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：夏超，张琦，
申请(专利权)人：工业和信息化部电子第五研究所华东分所，
类型：发明
国别省市：江苏;32