一种PMOS晶体管的制造方法技术

本发明专利技术提供了一种PMOS晶体管的制造方法，先在预掺杂制备形成源、漏区的应力填充层中刻蚀形成第二沟槽，其中，在栅区域下的第二沟槽侧壁，邻近形成应力填充层之前的被保留的部分轻掺杂源漏延伸区，而后填充该第二沟槽以形成掺杂浓度高于应力填充层的调节层，从而在避免源漏区产生穿通电流的同时，提高源、漏区表面的Ge和B掺杂浓度；一方面，补充该被保留的部分轻掺杂源漏延伸区中流失的B掺杂杂质，增加该轻掺杂源漏延伸区B掺杂浓度，进而降低沟道区与源、漏区的电阻，降低沟道区的电场，提高工作电流；另一方面，增加源、漏区对沟道区施加的应力，提高器件沟道区的载流子迁移率，增加PMOS晶体管的工作电流。

【技术实现步骤摘要】
一种PMOS晶体管的制造方法
本专利技术属于半导体器件
，涉及一种PMOS晶体管的制造方法。
技术介绍
随着集成电路规模的不断增大和IC工艺的迅速发展，集成电路中器件的特征尺寸越来越小。在半导体器件向高密度和小尺寸发展的过程中，金属-氧化物-半导体(MOS)晶体管是主要的驱动力。当MOS晶体管的制作工艺进展至微米级之后，MOS晶体管的沟道长度和宽度随之不断缩小，当沟道区的长度减小到一定值，使源/漏极耗尽区之间过于接近时，会导致出现不希望的穿通(punchthrough)电流，产生了短沟道效应(ShortChannelEffect)，同时还会产生热载流子效应(HotCarrierEffect)，并进而导致晶体管无法运作。换言之，由于短沟道效应的存在会影响器件的性能，因此也就阻碍了集成电路中器件特征尺寸的进一步缩小。现有的半导体技术中，形成晶体管的方法一般为：提供硅基底，在硅基底中形成阱区以及隔离结构；在硅基底表面上依次形成栅介质层和栅极；在栅介质层和栅极周围形成侧墙；以侧墙、栅介质和栅极为掩膜对硅基底进行离子注入形成源极和漏极，源极和漏极之间的阱区即为沟道区。由于驱动电流和热载流子注入是MOS晶体管设计中最为重要的两个参数，因此传统设计通过控制栅氧化层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(pocketimplant)区以及源/漏极注入形状和热预算等等来获得预料的性能。具体地，为了避免短沟道效应与热载流子效应的发生，微米级与以下制作工艺的MOS的源极/漏极设计上会采用轻掺杂漏极区(LightlyDopedDrain，LDD)结构，亦即在栅极结构下方邻接源极/漏极区的部分形成深度较浅，且掺杂型态与源极/漏极区相同的低掺杂区，作为源/漏延伸区，以降低沟道区的电场；进一步，在源/漏延伸区植入较重的掺杂离子例如砷离子以形成超浅结(ultra-shallowjunctions，USJ)，以提高器件的阈值电压Vt并有效控制器件的短沟道效应；并且，对于0.18um以下尺寸的半导体器件，会在源/漏延伸区附近形成包围源/漏延伸区的袋形注入区(pocket/halo)。袋形注入区的存在可以减小耗尽区的耗尽程度，以产生较小的穿透电流。为了进一步提高沟道区的载流子迁移率，降低短沟道效应，现有技术中，采用Σ型SiGe源、漏区对沟道施加压应力进而提高PMOS的沟道迁移率（HighPerformance30nmGateBulkCMOSfor45nmNodewithΣ-shapedSiGe-SD，H.Ohta等，IEEE，2005），具体地，在形成B掺杂LDD结构及袋形注入区后，在栅区域两侧沉积SiGe沟槽刻蚀保护侧墙，之后刻蚀出Σ型沟槽，而后SiGe填充Σ型沟槽形成该Σ型SiGe源、漏区。不过，由于SiGe沟槽刻蚀保护侧墙的沉积过程一般在高温下进行，进一步，随着晶体管栅极长度的持续缩小，氧化增强扩散影响B离子在硅和二氧化硅中的扩散以及分凝系数的改变，容易导致形成的LDD结构中B掺杂杂质从LDD结构中流失；同时，外延SiGe时气体成分中的氢也会导硅中B掺杂杂质的损失。而LDD结构中的B掺杂损耗导致沟道区与源、漏区的电阻升高，从而抬高沟道区的电场，降低工作电流，影响PMOS晶体管的工作性能。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种PMOS晶体管的制造方法，用于解决现有技术中由于轻掺杂源漏延伸区的B掺杂杂质损耗而引起的沟道与源、漏区的电阻增加的问题。为实现上述目的及其他相关目的，本专利技术提供一种PMOS晶体管的制造方法，至少包括以下步骤：1）提供一半导体衬底，在所述半导体衬底上制备栅区域，并对所述栅区域下方邻接预制备源、漏区的区域进行B离子轻掺杂注入，形成轻掺杂源漏延伸区；2）在所述栅区域两侧沉积第一保护侧墙，在所述栅区域两侧的所述半导体衬底内刻蚀出第一沟槽，并在所述栅区域下保留部分轻掺杂源漏延伸区；3）在所述第一沟槽内外延生长应力填充层以填充满所述第一沟槽；4）在所述栅区域两侧的所述应力填充层内刻蚀出第二沟槽，其中，所述第二沟槽使栅区域部分悬空于所述应力填充层之上，同时在所述栅区域下的所述第二沟槽侧壁邻近被保留的部分轻掺杂源漏延伸区；5）外延生长调节层以填充满所述第二沟槽，而后进行退火，其中，所述调节层与应力填充层的掺杂类型相同，同时，所述调节层的掺杂浓度高于所述应力填充层的掺杂浓度；6）以所述栅区域为掩膜，对位于栅区域两侧且形成有所述调节层和应力填充层的半导体衬底进行离子注入形成源区及漏区。可选地，外延生长所述应力填充层及调节层时通入的掺杂源为含Ge元素的第一掺杂源和含B元素的第二掺杂源。可选地，在步骤3）中，所述应力填充层在外延生长时由外层至内层的掺杂浓度逐层增加。可选地，所述应力填充层中B掺杂杂质的浓度范围是1E18~2E20cm-2；所述应力填充层中Ge元素的摩尔比范围是0.1~0.5。可选地，在步骤4）中，位于一第二沟槽上的栅区域悬空部分的宽度与所述第一保护侧墙的总宽度之比的范围是1/2~1。可选地，所述第二沟槽与第一沟槽的深度比为1/5~1/3。可选地，所述调节层中B掺杂杂质的浓度范围是5E19~8E20cm-2；所述调节层中Ge元素的摩尔比范围是0.1~0.5。可选地，所述步骤5）中外延生长调节层填充满所述第二沟槽后继续外延生长。可选地，步骤1）中B离子轻掺杂注入的能量为0.3~3KeV，B离子注入的剂量为1E13~5E13cm-2。可选地，步骤1）中所述B离子轻掺杂注入时与半导体衬底的法线夹角为0~7°。可选地，所述栅区域包括栅介质层、位于所述栅介质层上的栅极及位于所述栅介质层及栅极两侧的侧墙结构。可选地，所述半导体衬底的材料为Si、Si1-xCx或Si1-x-yGeyCx，其中，x的范围为0.01~0.1，y的范围为0.1~0.5。如上所述，本专利技术的一种PMOS晶体管的制造方法，具有以下有益效果：本专利技术先在预掺杂制备形成源、漏区的应力填充层中刻蚀形成第二沟槽，其中，在栅区域下的所述第二沟槽侧壁，邻近形成应力填充层之前的被保留的部分轻掺杂源漏延伸区，而后填充该第二沟槽以形成掺杂浓度高于所述应力填充层的调节层，之后通过退火扩散，从而在避免源漏区产生穿通（punchthrough）电流的同时，提高了源、漏区表面的Ge和B掺杂浓度；由于源、漏区表面的B掺杂浓度的提高，从而补充该被保留的部分轻掺杂源漏延伸区中流失的B掺杂杂质，增加该轻掺杂源漏延伸区的B掺杂浓度，进而降低沟道区与源、漏区的电阻，降低沟道区的电场，提高工作电流，改善PMOS晶体管的工作性能；同时，由于源、漏区表面的Ge掺杂浓度的提高，还可以进一步增加源、漏区对沟道区施加的应力，以提高器件沟道区的载流子迁移率，增加PMOS晶体管的工作电流。附图说明图1至图6B显示为本专利技术一种PMOS晶体管的制造方法在实施例中的结构示意图，其中，图2B为图2A中A区域的局部放大图，图5B为图5A中B区的局部放大图，图6B为图6A中C区的局部放大图。图7显示为现有技术和本专利技术中轻掺杂源漏延伸区的掺杂浓度与工作电阻（Ron）关系对比图，其中，“■”标记表示现有技术中存在B掺杂杂质损失的关系图，“△”标记表示本专利技术补充了B掺杂杂质损失后的关本文档来自技高网...

【技术保护点】
一种PMOS晶体管的制造方法，其特征在于，所述制造方法至少包括以下步骤：1）提供一半导体衬底，在所述半导体衬底上制备栅区域，并对所述栅区域下方邻接预制备源、漏区的区域进行B离子轻掺杂注入，形成轻掺杂源漏延伸区； 2）在所述栅区域两侧沉积第一保护侧墙，在所述栅区域两侧的所述半导体衬底内刻蚀出第一沟槽，并在所述栅区域下保留部分轻掺杂源漏延伸区； 3）在所述第一沟槽内外延生长应力填充层以填充满所述第一沟槽；4）在所述栅区域两侧的所述应力填充层内刻蚀出第二沟槽，其中，所述第二沟槽使栅区域部分悬空于所述应力填充层之上，同时在所述栅区域下的所述第二沟槽侧壁邻近被保留的部分轻掺杂源漏延伸区； 5）外延生长调节层以填充满所述第二沟槽，而后进行退火，其中，所述调节层与应力填充层的掺杂类型相同，同时，所述调节层的掺杂浓度高于所述应力填充层的掺杂浓度； 6）以所述栅区域为掩膜，对位于栅区域两侧且形成有所述调节层和应力填充层的半导体衬底进行离子注入形成源区及漏区。

【技术特征摘要】
1.一种PMOS晶体管的制造方法，其特征在于，所述制造方法至少包括以下步骤：1)提供一半导体衬底，在所述半导体衬底上制备栅区域，并对所述栅区域下方邻接预制备源、漏区的区域进行B离子轻掺杂注入，形成轻掺杂源漏延伸区；2)在所述栅区域两侧沉积第一保护侧墙，在所述栅区域两侧的所述半导体衬底内刻蚀出第一沟槽，并在所述栅区域下保留部分轻掺杂源漏延伸区；3)在所述第一沟槽内外延生长应力填充层以填充满所述第一沟槽；4)在所述栅区域两侧的所述应力填充层内刻蚀出第二沟槽，其中，所述第二沟槽使栅区域部分悬空于所述应力填充层之上，同时在所述栅区域下的所述第二沟槽侧壁邻近被保留的部分轻掺杂源漏延伸区，所述第二沟槽未直接与被保留的部分轻掺杂源漏延伸区接触；5)外延生长调节层以填充满所述第二沟槽，而后进行退火，其中，所述调节层与应力填充层的掺杂类型相同，同时，所述调节层的掺杂浓度高于所述应力填充层的掺杂浓度；其中，所述调节层中含B元素，对所述调节层退火后，所述调节层中的B掺杂杂质会扩散至被保留的部分轻掺杂源漏延伸区中，以补充形成所述第一保护侧墙时该被保留的部分轻掺杂源漏延伸区中流失的B掺杂杂质；6)以所述栅区域为掩膜，对位于栅区域两侧且形成有所述调节层和应力填充层的半导体衬底进行离子注入形成源区及漏区；其中，外延生长所述应力填充层及调节层时通入的掺杂源为含Ge元素的第一掺杂源和含B元素的第二掺杂源；在步骤3)中，所述应力填充层在外延生长时由外层至内层的掺杂浓度逐层增加。2.根据权利要求1所述的PMOS晶体管的制造方法，其特征在于...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31