垂直型非易失性存储器件和垂直沟道非易失性存储器件制造技术

本发明专利技术提供垂直型非易失性存储器件和垂直沟道非易失性存储器件，其中沟道结构形成在其中的沟道孔的大小之间的差异被减小。垂直型非易失性存储器件包括在其表面内具有沟道孔凹陷区域的基板。沟道结构从基板的表面在沟道孔凹陷区域当中的多个沟道孔凹陷区域上突起，包括绝缘层和导电层的存储单元叠层可以沿着沟道结构的侧壁交替地层叠。公共源极线沿着基板的表面在沟道孔凹陷区域当中的在字线凹陷区域中的其它沟道孔凹陷区域上延伸，该字线凹陷区域将相邻的存储单元叠层分离。还讨论了相关的制造方法。

【技术实现步骤摘要】

本专利技术构思涉及非易失性存储器件，更具体而言，涉及其中沟道结构在垂直方向上延伸的垂直型非易失性存储器件。
技术介绍
在可以逐渐减小电子产品的尺寸的同时，对于产品以更大容量进行数据处理存在需要。因此，可以增加在电子产品中使用的半导体存储器件的集成度。一种增加半导体存储器件的集成度的方法可以涉及具有垂直结构而不是平面晶体管结构的非易失性存储器件。
技术实现思路
本专利技术构思提供一种垂直型非易失性存储器件，其中在形成沟道结构的工艺中限定的沟道孔的大小之间的差异被减小。因而，可以提高集成度和/或可靠性。根据本专利技术构思的一些实施方式，一种垂直型非易失性存储器件包括在其表面中具有沟道孔凹陷区域的基板。沟道结构从基板的表面在沟道孔凹陷区域当中的多个沟道孔凹陷区域上突起，包括绝缘层和导电层的存储单元叠层可以沿着沟道结构的侧壁交替地层叠。公共源极线沿着基板的表面在沟道孔凹陷区域当中的在字线凹陷区域中的其它沟道孔凹陷区域上延伸，该字线凹陷区域将相邻的存储单元叠层分离。在一些实施方式中，沟道孔凹陷区域当中的其上具有沟道结构的沟道孔凹陷区域与沟道孔凹陷区域当中的与其紧邻的其它沟道孔凹陷区域之间的距离可以大于沟道孔凹陷区域当中的彼此紧邻的沟道孔凹陷区域之间的距离。在一些实施方式中，包括沟道材料层的非功能性沟道接触结构可以设置在沟道孔凹陷区域当中的所述其它沟道孔凹陷区域中。在一些实施方式中，非功能性虚设沟道结构可以从基板的表面在沟道孔凹陷区域当中的邻近公共源极线的侧壁的其它沟道孔凹陷区域上竖直地突起。在一些实施方式中，字线凹陷区域和沟道孔凹陷区域当中的所述其他沟道孔凹陷区域的相应表面的水平可以是不共面的。根据本专利技术构思的一方面，提供一种垂直型非易失性存储器件，其包括:基板；沟道结构，在基板上在与基板的主表面垂直的第一方向上延伸；多个存储单元叠层，包括地选择线、多条字线和串选择线，其中地选择线、多条字线和串选择线顺序地形成为在第一方向上在沟道结构的侧表面上彼此分离；以及公共源极区，在基板的第一表面上在多个存储单元叠层当中的每个存储单元叠层之间，其中在基板中形成凹陷区域，该凹陷区域具有与基板的低于第一表面的第二表面相应的底部。垂直型非易失性存储器件还可以包括填充凹陷区域的第一沟道材料层。第一沟道材料层的上表面的水平可以高于基板的其上形成公共源极区的上表面的水平。第一沟道材料层可以形成为接触公共源极区的下侧壁。垂直型非易失性存储器件还可以包括虚设沟道结构，该虚设沟道结构接触公共源极区的侧壁并且在第一方向上交叠第一沟道材料层的上表面的一部分。低于凹陷区域的底部的水平的沟道孔凹陷区域可以形成在基板上。高于凹陷区域的底部的水平并且低于基板的上表面的水平的沟道孔突出部分可以形成在基板上。根据本专利技术构思的另一方面，提供一种垂直型非易失性存储器件，其包括:基板；沟道结构，在基板上在与基板的主表面垂直的第一方向上延伸；多条字线，顺序地形成为在第一方向上在沟道结构的侧表面上彼此间隔开；公共源极区，形成在多条字线之间；以及至少一个虚设沟道结构，沿着公共源极区的侧壁形成，其中至少一个虚设沟道结构设置在沟道结构和公共源极区之间。至少一个虚设沟道结构可以包括在与第一方向垂直的第二方向上设置成行的多个虚设沟道结构。至少一个虚设沟道结构可以包括沟道层和电荷存储层，其中至少一个虚设沟道结构的面对公共源极区的表面被阻挡绝缘层覆盖。至少一个虚设沟道结构可以包括其内部是空的或者无障碍的虚设孔。虚设沟道结构与在以离该虚设沟道结构最短距离形成的字线上形成的沟道结构之间的距离可以大于在该字线上形成的沟道结构之间的最短距离。 至少一个虚设沟道结构的内部可以由绝缘材料形成。公共源极区可以形成在基板的第一表面上，至少一个虚设沟道结构可以形成在基板的第二表面上，该第二表面具有与第一表面的水平不同的水平。垂直型非易失性存储器件还可以包括分别形成在多条字线上并且分别连接到多条字线的多个字线接触，其中虚设沟道结构设置在多个字线接触周围。【附图说明】从以下结合附图的详细描述，本专利技术构思的示例性实施方式将被更清楚地理解，在附图中:图1是根据本专利技术构思的一些实施方式的非易失性存储器件的存储单元阵列的等效电路图；图2是根据本专利技术构思的一些实施方式的非易失性存储器件的存储单元串的三维(3D)结构的示意性透视图；图3A是根据本专利技术构思的一些实施方式的沿图2中示出的线A-A’截取的截面区域的透视图；图3B是根据本专利技术构思的另一些实施方式的沿图2中示出的线A-A’截取的截面区域的透视图；图4是根据本专利技术构思的一些实施方式的非易失性存储器件的字线区域的平面图；图5是根据本专利技术构思的一些实施方式的非易失性存储器件的主要部分的截面图；图6是根据本专利技术构思的另一些实施方式的非易失性存储器件的存储单元串的3D结构的示意性透视图；图7A和图7B每个是根据本专利技术构思的实施方式的非易失性存储器件的字线区域的平面图；图8A至图SC每个是根据本专利技术构思的实施方式的图6中示出的非易失性存储器件的主要部分的截面图；图9是根据本专利技术构思的另一些实施方式的非易失性存储器件的存储单元串的3D结构的示意性透视图；图10至图16是示出根据本专利技术构思的一些实施方式的制造非易失性存储器件的方法的截面图；图17A和图17B每个是根据本专利技术构思的实施方式的图10至图16中示出的非易失性存储器件的主要部分的截面图；图18是示出根据本专利技术构思的一些实施方式的非易失性存储器件的字线结构的层叠结构的平面图；图19是图18中示出的非易失性存储器件的字线区域的截面图；图20是根据本专利技术构思的另一些实施方式的非易失性存储器件的框图；图21是根据本专利技术构思的一些实施方式的存储卡的框图；以及图22是根据本专利技术构思的一些实施方式的电子系统的框图。【具体实施方式】在下文中，将参考附图详细描述本专利技术构思的示例性实施方式。现将参考附图更全面地描述本专利技术构思，在附图中示出了本专利技术构思的示例性实施方式。然而，本专利技术构思可以以多种不同的形式实施，而不应被理解为限于在此阐述的实施方式，而是，提供这些实施方式使得本公开将全面和完整，并将本专利技术构思全面地传达给本领域的普通技术人员。相同的附图标记在整个说明书中指示相同的元件。在此使用的术语仅用于描述特定实施方式，而不意欲限制本专利技术构思。在此使用时，单数形式“一”和“该”也旨在包括复数形式，除非上下文清晰地另外表示。还将理解，当在本说明书中使用时，术语“包括”和/或“包含”说明所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。将理解，当一元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者可以存在居间元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则没有居间元件或层存在。将理解，虽然术语第一、第二等可以被用于此来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅被用于区分一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分。因而本文档来自技高网...

【技术保护点】
一种垂直型非易失性存储器件，包括：基板；沟道结构，从所述基板在与所述基板垂直的第一方向上延伸；多个存储单元叠层，分别包括地选择线、多条字线和串选择线，其中所述地选择线、所述多条字线和所述串选择线顺序地层叠以在所述第一方向上在所述沟道结构的侧表面上彼此分离；公共源极区，在所述基板的第一表面上在所述多个存储单元叠层当中的存储单元叠层之间；以及在所述基板中的凹陷区域，所述凹陷区域具有与所述基板的低于所述第一表面的第二表面相应的底部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李昌炫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR