【技术实现步骤摘要】
一种测试MOS器件沟道不均匀损伤的方法
本专利技术属于微电子
，涉及金属-氧化物-半导体MOS器件的测试方法，可用于对MOS器件沟道不均匀损伤的测试分析。
技术介绍
随着半导体器件飞速发展，半导体器件进入纳米MOS时代，要求器件的尺寸越来越小。小型化器件的可靠性问题仍然与栅长密切相关，如图1所示。在沟道不断变短的情况下，即使采用自对准技术，栅源、栅漏区域仍然不可避免的造成一定的交叠。栅源Lgs和栅漏Lgd部分的长度由工艺决定，基本保持不变，且二者很有可能在器件制备工艺过程中造成较大的损伤。随着栅长的减小，栅漏交叠区和栅源交叠区在沟道长度中所占比值增大，该区域在器件退化过程中所起的作用也更大。因此为了更清楚的研究器件退化机理，需要对沟道内部本身的不均匀损伤进行测试和研究。目前，对于MOS器件沟道不均匀损伤的分析主要通过观测的定性方法进行，即利用剖面透射电子显微镜进行测试分析，这种方法不但需要昂贵的设备支持而且操作复杂，最重要的是难以定量的分析沟道各部分对器件退化的影响及其所占比重，从而无法有效分析沟道不同区域中的损伤对器件可靠性的影响，进而无法改进...
【技术保护点】
一种用于测试MOS器件沟道不均匀损伤的方法，包括以下步骤：(1)根据器件的工作电压设定测试的标准低漏压Vd0，根据器件的栅极宽长比设定测试的标准漏电流Id0；(2)将器件的源端S与衬底端口B接地，使标准低漏压Vd0接于漏端，测量标准低漏压下器件达到标准漏电流Id0时的初始栅压Vg0；(3)在器件栅端G施加应力后，测量标准低漏压下器件达到标准漏电流Id0时的栅压Vg；(4)将施加应力后测得的栅压值Vg与初始栅压Vg0做差值，得到标准低漏压下的栅压漂移值ΔVg0；(5)继续保持源端S与衬底端B接地，将n组高漏电压Vdh依次接于漏端D，按照步骤(2)至(4)测得每一组高漏电压下的...
【技术特征摘要】
1.一种用于测试MOS器件沟道不均匀损伤的方法，包括以下步骤: (1)根据器件的工作电压设定测试的标准低漏压Vdtl,根据器件的栅极宽长比设定测试的标准漏电流Idtl ; (2)将器件的源端S与衬底端口B接地，使标准低漏压Vdtl接于漏端，测量标准低漏压下器件达到标准漏电流Idtl时的初始栅压Vgtl ； (3)在器件栅端G施加应力后，测量标准低漏压下器件达到标准漏电流Idtl时的栅压Vg; (4)将施加应力后测得的栅压值Vg与初始栅压Vgtl做差值，得到标准低漏压下的栅压漂移值AVgtl ； (5)继续保持源端S与衬底端B接地，将η组高漏电压Vdh依次接于漏端D，按照步骤(2)至⑷测得每一组高漏电压下的栅压漂移值Λ Vgi，其中i值取I到η，η为高漏电压测试组数，η值越大准确度越高； (6)把测量得到的η组高漏电压下的栅压漂移值AVgi分别与标准低漏压下栅压漂移值Λ Vg0做比，得到η组栅压漂移比值，即Λ Vgi/ Δ Vg0, i值取为I到η ; (7)以栅压漂移 比值ΛVgi/Λ Vgtl作为纵坐标，以MOS器件的漏端偏压Vd作为横坐标，得到两者的正向测试图，用该正向测试图作为量化分析MOS器件沟道处栅漏交叠区不均匀损伤的数值表征； (8)将MOS器件的源端S与漏端D倒置，保持衬底端口B接地状态，在源端S施加偏压，按照步骤(1)至步骤(7)对MOS器件进行反向测试，得到高源压Vsh与标准低源压Vstl下栅压漂移比值和源端偏压Vs的反向测试图，用该反向测试图作为量化分析MOS器件沟道处栅源交叠区不均匀损伤的数值表征； (9)将步骤(7)得到的正向测试图与步骤⑶得到的反向测试图对照，比较MOS器件沟道处不均匀损伤在栅漏交叠区与栅源交叠区的对称情况，计算MOS器件沟道处栅漏交叠区与栅源交叠区的不均匀损伤相对于整个沟道损伤对器件可靠性影响的比重。2.如权利要求1所述的方法，其中所述步骤(1)中设定测试的标准低漏压Vdtl与标准漏电流Idtl,应使MOS器件特性处于完全线性区。3.如权利要求1所述的方法，其中所述步骤(2)中的对初始栅压Vgtl的测量和所述步骤(3)中对栅压Vg的测量，均通过半导体参数测...
【专利技术属性】
技术研发人员：曹艳荣，杨毅，郝跃，马晓华，田文超，许晟瑞，郑雪峰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。