一种测试MOS器件沟道不均匀损伤的方法技术

本发明专利技术公开了一种测试MOS器件沟道不均匀损伤的方法，主要解决现有技术难以定量分析沟道不均匀损伤效应的问题。其实现步骤是：1.设定器件的标准漏电流与标准低漏压；2.在标准低漏压下扫描栅压，得到漏电流达到标准值时的栅压Vg0；3.在应力条件下，用相同方法测量栅压Vg，得到栅压差值△Vg0；4.施加多组高漏压后测得栅压差值△Vgi；5.用比值△Vgi/ΔVg0绘制正向测试图；6.改变端口设置进行反向测试，得到反向测试图；7.根据正、反向测试图量化得出沟道各处不均匀损伤的比重及对器件退化的影响。本发明专利技术能有效监测MOS器件沟道的不均匀损伤并量化其对器件退化的影响及所占比重，可用于对器件的质量检测。

【技术实现步骤摘要】
一种测试MOS器件沟道不均匀损伤的方法
本专利技术属于微电子
，涉及金属-氧化物-半导体MOS器件的测试方法，可用于对MOS器件沟道不均匀损伤的测试分析。
技术介绍
随着半导体器件飞速发展，半导体器件进入纳米MOS时代，要求器件的尺寸越来越小。小型化器件的可靠性问题仍然与栅长密切相关，如图1所示。在沟道不断变短的情况下，即使采用自对准技术，栅源、栅漏区域仍然不可避免的造成一定的交叠。栅源Lgs和栅漏Lgd部分的长度由工艺决定，基本保持不变，且二者很有可能在器件制备工艺过程中造成较大的损伤。随着栅长的减小，栅漏交叠区和栅源交叠区在沟道长度中所占比值增大，该区域在器件退化过程中所起的作用也更大。因此为了更清楚的研究器件退化机理，需要对沟道内部本身的不均匀损伤进行测试和研究。目前，对于MOS器件沟道不均匀损伤的分析主要通过观测的定性方法进行，即利用剖面透射电子显微镜进行测试分析，这种方法不但需要昂贵的设备支持而且操作复杂，最重要的是难以定量的分析沟道各部分对器件退化的影响及其所占比重，从而无法有效分析沟道不同区域中的损伤对器件可靠性的影响，进而无法改进器件设计与工艺中存在的缺陷，导致器件质量不能满足使用要求。
技术实现思路
本专利技术的目的在于针对上述已有技术的不足，提供一种测试MOS器件沟道不均匀损伤的方法，以定量获得沟道内部不同区域的不均匀损伤分布，进而分析出各部分损伤对器件退化的影响及所占比重，提高器件质量。本专利技术的技术方案是这样实现的:为解决上述技术问题，本专利技术将MOS器件的沟道内部分为栅源交叠区、中间沟道区和栅漏交叠区三部分，利用不同高漏压下与标准低漏压下器件达到标准漏电流时的栅压差值变化进行测试数据的比较，进而完成MOS器件沟道不均匀损伤的测试和分析。其实现步骤包括如下:(I)根据器件的工作电压设定测试的标准低漏压Vdtl，根据器件的栅极宽长比设定测试的标准漏电流Idtl ;(2)将器件的源端S与衬底端口 B接地，使标准低漏压Vdtl接于漏端，测量标准低漏压下器件达到标准漏电流Idtl时的初始栅压Vgtl ；(3)在器件栅端G施加应力后，测量标准低漏压下器件达到标准漏电流Idtl时的栅压Vg ；(4)将施加应力后测得的栅压值Vg与初始栅压Vgtl做差值，得到标准低漏压下的栅压漂移值AVgtl ；[0011 ] (5)继续保持源端S与衬底端B接地，将η组高漏电压Vdh依次接于漏端D，按照步骤⑵至⑷测得每一组高漏电压下的栅压漂移值Λ Vgi，其中i值取I到n，n为高漏电压测试组数，η值越大准确度越高；(6)把测量得到的η组高漏电压下的栅压漂移值AVgi分别与标准低漏压下栅压漂移值AVgtl做比，得到η组栅压漂移比值，即AVgi/AVg(l，i值取为I到η ;(7)以栅压漂移比值Λ Vgi/Λ Vgtl作为纵坐标，以MOS器件的漏端偏压Vd作为横坐标，得到两者的正向测试图，用该正向测试图作为量化分析MOS器件沟道处栅漏交叠区不均匀损伤的数值表征；(8)将MOS器件的源端S与漏端D倒置，保持衬底端口 B接地状态，在源端S施加偏压，按照步骤(I)至步骤(7)对MOS器件进行反向测试，得到高源压Vsh与标准低源压Vs0下栅压漂移比值和源端偏压Vs的反向测试图，用该反向测试图作为量化分析MOS器件沟道处栅源交叠区不均匀损伤的数值表征；(9)将步骤(7)得到的正向测试图与步骤⑶得到的反向测试图对照，比较MOS器件沟道处不均匀损伤在栅漏交叠区与栅源交叠区的对称情况，计算MOS器件沟道处栅漏交叠区与栅源交叠区的不均匀损伤相对于整个沟道损伤对器件可靠性影响的比重。本专利技术具有如下优点:本专利技术由于通过常用的半导体参数测试仪测试MOS器件源、漏两端的不均匀损伤，无需利用剖面透射电子显微镜这样的昂贵设备进行测试观察，因此测试成本较低；本专利技术由于在测试过程中只需监测漏电流与栅电压的变化情况，测试方法清晰明了、易于施行；本专利技术由于在测试后通过简单的计算方法，即可定量分析出沟道处各区域不均匀损伤对器件可靠性的影响及其所占比重，因此便于测试后的数据处理，利用所得的正、反向测试图分析出MOS器件沟道处不均匀损伤较集中的区域，进而发现器件设计、工艺过程中存在的问题，以提高MOS器件沟道质量。【附图说明】图1是在均匀应力作用下，器件参数漂移随栅长变化的关系；图2是本专利技术的测试流程图；图3是本专利技术正向测试时的端口设置示意图；图4是本专利技术测试中随着测试漏压的增大，沟道夹断点的移动方向示意图；图5是利用本专利技术的测试方法得到的不同应力时间下栅压漂移比值与漏压的正向测试图；图6是本专利技术测试中将源端S与漏端D倒置，在源端S施加偏压对器件进行反向测试的端口设置图；图7是利用本专利技术的测试方法得到的栅压漂移比值与源压的反向测试图；图8是利用本专利技术的测试方法得到的正向测试与反向测试下的栅压漂移比值与偏压的关系图。【具体实施方式】下面结合附图，对本专利技术的【具体实施方式】作进一步详细说明。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。本实例选用栅极宽长比W/L为10 μ m/1 μ m、栅氧化层厚度为1.4nm的PMOS器件进行沟道不均匀损伤的测试。将MOS器件沟道分为三个区域:栅漏交叠区Lgd、栅源交叠区Lgs以及中间沟道区Lm。，不同区域处损伤存在的集中程度不同。进行正向测试可以准确分析MOS器件沟道处栅漏交叠区Lgd的不均匀损伤对器件可靠性的影响及所占比重，相应地进行反向测试可以研究MOS器件栅源交叠区Lgs的不均匀损伤对器件可靠性的影响及所占比重。参照图2，本专利技术的实现步骤如下:步骤I，设定测试参数。设定测试的标准低漏压Vdtl与标准漏电流Idtl,使MOS器件特性处于完全线性区，本实例中将-0.05V选作标准低漏压Vdtl,设定标准漏电流Idtl为0.1W/L μ A = I μ A。步骤2，设置正向测试的端口。参照图3，正向测试端口的设置，是将PMOS器件的源端S与衬底端B接地，将标准低漏压或高漏压接于漏端D。步骤3，在正向测试的端口进行正向测量，得到一组正向测量参数。3.1)测量初始栅压Vgtl:将标准低漏压Vdtl = -0.05V接于PMOS器件的漏端D，扫描栅电压，将器件达到标准漏电流Idtl时的栅电压作为初始栅压\0。3.2)测量应力作用后的栅压Vg:在PMOS器件的栅端G施加均匀电压应力Vgs为-2.0V，应力作用时间为100s，应力作用后，再将标准低漏压Vdtl = -0.05V接于PMOS器件的漏端D，扫描其栅电压，将器件达到标准漏电流Idtl时的栅电压作为应力后的栅压\。3.3)计算参考栅压漂移值Λ Vg0:MOS器件受到应力作用后，由于沟道处缺陷损伤的存在，在漏电流达到同一值时栅电压会产生漂移，形成栅压差值，即步骤3.1)中所测得的初始栅压值Vgtl与步骤3.2)中所测得栅压值Vg不同。通过下式计算应力前后PMOS器件在标准低漏压Vdtl作用下的栅压差值Λ Vg0:Δ Vg0 = Vg-Vg0用该栅压差值Λ Vg0作为参考栅压漂移值。3.4)计算高漏压下的栅压漂移值Λ Vgi:当高漏压作用在MOS器件上时，沟道处被漏端的空间电荷区所屏蔽的区域变大，能使高漏压下器件退化的损伤区域减小，即有效损伤作用区相本文档来自技高网...

【技术保护点】
一种用于测试MOS器件沟道不均匀损伤的方法，包括以下步骤：(1)根据器件的工作电压设定测试的标准低漏压Vd0，根据器件的栅极宽长比设定测试的标准漏电流Id0；(2)将器件的源端S与衬底端口B接地，使标准低漏压Vd0接于漏端，测量标准低漏压下器件达到标准漏电流Id0时的初始栅压Vg0；(3)在器件栅端G施加应力后，测量标准低漏压下器件达到标准漏电流Id0时的栅压Vg；(4)将施加应力后测得的栅压值Vg与初始栅压Vg0做差值，得到标准低漏压下的栅压漂移值ΔVg0；(5)继续保持源端S与衬底端B接地，将n组高漏电压Vdh依次接于漏端D，按照步骤(2)至(4)测得每一组高漏电压下的栅压漂移值ΔVgi，其中i值取1到n，n为高漏电压测试组数，n值越大准确度越高；(6)把测量得到的n组高漏电压下的栅压漂移值ΔVgi分别与标准低漏压下栅压漂移值ΔVg0做比，得到n组栅压漂移比值，即ΔVgi/ΔVg0，i值取为1到n；(7)以栅压漂移比值ΔVgi/ΔVg0作为纵坐标，以MOS器件的漏端偏压Vd作为横坐标，得到两者的正向测试图，用该正向测试图作为量化分析MOS器件沟道处栅漏交叠区不均匀损伤的数值表征；(8)将MOS器件的源端S与漏端D倒置，保持衬底端口B接地状态，在源端S施加偏压，按照步骤(1)至步骤(7)对MOS器件进行反向测试，得到高源压Vsh与标准低源压Vs0下栅压漂移比值和源端偏压Vs的反向测试图，用该反向测试图作为量化分析MOS器件沟道处栅源交叠区不均匀损伤的数值表征；(9)将步骤(7)得到的正向测试图与步骤(8)得到的反向测试图对照，比较MOS器件沟道处不均匀损伤在栅漏交叠区与栅源交叠区的对称情况，计算MOS器件沟道处栅漏交叠区与栅源交叠区的不均匀损伤相对于整个沟道损伤对器件可靠性影响的比重。...

【技术特征摘要】
1.一种用于测试MOS器件沟道不均匀损伤的方法，包括以下步骤: (1)根据器件的工作电压设定测试的标准低漏压Vdtl,根据器件的栅极宽长比设定测试的标准漏电流Idtl ; (2)将器件的源端S与衬底端口B接地，使标准低漏压Vdtl接于漏端，测量标准低漏压下器件达到标准漏电流Idtl时的初始栅压Vgtl ； (3)在器件栅端G施加应力后，测量标准低漏压下器件达到标准漏电流Idtl时的栅压Vg; (4)将施加应力后测得的栅压值Vg与初始栅压Vgtl做差值，得到标准低漏压下的栅压漂移值AVgtl ； (5)继续保持源端S与衬底端B接地，将η组高漏电压Vdh依次接于漏端D，按照步骤(2)至⑷测得每一组高漏电压下的栅压漂移值Λ Vgi，其中i值取I到η，η为高漏电压测试组数，η值越大准确度越高； (6)把测量得到的η组高漏电压下的栅压漂移值AVgi分别与标准低漏压下栅压漂移值Λ Vg0做比，得到η组栅压漂移比值，即Λ Vgi/ Δ Vg0, i值取为I到η ; (7)以栅压漂移 比值ΛVgi/Λ Vgtl作为纵坐标，以MOS器件的漏端偏压Vd作为横坐标，得到两者的正向测试图，用该正向测试图作为量化分析MOS器件沟道处栅漏交叠区不均匀损伤的数值表征； (8)将MOS器件的源端S与漏端D倒置，保持衬底端口B接地状态，在源端S施加偏压，按照步骤(1)至步骤(7)对MOS器件进行反向测试，得到高源压Vsh与标准低源压Vstl下栅压漂移比值和源端偏压Vs的反向测试图，用该反向测试图作为量化分析MOS器件沟道处栅源交叠区不均匀损伤的数值表征； (9)将步骤(7)得到的正向测试图与步骤⑶得到的反向测试图对照，比较MOS器件沟道处不均匀损伤在栅漏交叠区与栅源交叠区的对称情况，计算MOS器件沟道处栅漏交叠区与栅源交叠区的不均匀损伤相对于整个沟道损伤对器件可靠性影响的比重。2.如权利要求1所述的方法，其中所述步骤(1)中设定测试的标准低漏压Vdtl与标准漏电流Idtl,应使MOS器件特性处于完全线性区。3.如权利要求1所述的方法，其中所述步骤(2)中的对初始栅压Vgtl的测量和所述步骤(3)中对栅压Vg的测量，均通过半导体参数测...

【专利技术属性】
技术研发人员：曹艳荣，杨毅，郝跃，马晓华，田文超，许晟瑞，郑雪峰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61