本发明专利技术涉及一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底为重掺杂的SiC衬底层，SiC衬底层上设有轻掺杂的SiC外延层；堆垛栅介质层包括下层SiO2过渡层，LaScO3层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有LaScO3层，LaScO3层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低了界面态密度和边界陷阱密度，增加了MOS沟道迁移率，减小了栅漏电流，并提升介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
【技术实现步骤摘要】
本专利技术涉及一种SiC MOS电容及其制造方法，尤其涉及一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容及其制造方法。
技术介绍
随着微电子技术和电力电子技术的不断发展，实际应用对器件在高温、高功率、高频等条件下工作的性能要求越来越高，Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料在这些方面的应用已出现瓶颈。碳化硅(SiC)材料，作为第三代宽禁带半导体材料的典型代表之一，其禁带宽度大、临界击穿电场高，且具有高热导率、高电子饱和速率及高的抗辐照等性能，成为制造高温、高功率、高频、及抗辐照器件的主要半导体材料之一，因此目前对于SiC材料、器件和工艺等方面的研究成为微电子
的热点之一。SiC材料可以通过热氧化的方法在SiC衬底上直接生长高质量的SiO2介质层，因此，SiO2/SiC MOS器件成为目前SiC器件研究及应用的主要方向，比如SiC MOSFET，IGBT等。但是，SiO2/SiC MOS器件目前存在以下缺点：首先，与Si材料相比SiC表面通过干氧氧化形成SiO2的速度相当的慢，增加了工艺成本，同时SiO2的厚度不能生长得太厚。其次，SiC热氧化后留下的大量C簇会增加氧化层及界面陷阱，使得SiO2/SiC的界面陷阱密度通常比SiO2/Si的界面陷阱密度高1-2个数量级，高的界面陷阱密度会大大降低载流子的迁移率，导致导通电阻增大，功率损耗增加。目前，业界科研学者通过采用SiC表面氮化预处理，氮氧化物氧化，N源或H源退火处理等工艺和方法，SiO2/SiC的界面质量及整体特性有了一定的提升，不过与SiO2/Si界面质量相比任有不小的差距。另外，对于SiO2/SiC MOS器件，根据高斯定理(kSiCESiC＝koxideEoxide)，当SiC(k＝9.6-10)达到其临界击穿电场(-3MV/cm)时，SiO2(k＝3.9)介质层中的电场将达到7.4-7.7MV/cm，如此高的电场将严重降低氧化层的可靠性。因此，采用高k材料代替SiO2作为栅介质层，研究高K材料在SiC MOS器件的应用和研究尤为重要。目前Al2O3、HfO2、AlN和ZrO2等高K材料在SiC MOS有了一定的研究，不过高k介质直接取代SiO2使得介质与SiC衬底的界面态密度较大，氧化层陷阱密度和漏电流也较大。
技术实现思路
本专利技术的目的在于针对上述已有技术的不足，提供了一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容及其制造方法，以降低界面态密度和边界陷阱密度，增加MOS沟道迁移率，减小栅漏电流，并进一步提高介质层的耐压能力，提高SiC MOS电容的质量和增强其可靠性。为了实现上述目的，本专利技术提供了一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容，所述堆垛介质层的SiC MOS电容包括：SiC衬底、SiC外延层、堆垛栅介质层和正负电极；所述SiC衬底上设有SiC外延层；所述堆垛栅介质层包括下层SiO2过渡层、LaScO3层和Al2O3覆盖层；所述SiC外延层上设有下层SiO2过渡层，所述下层SiO2过渡层上设有所述LaScO3层，所述LaScO3层上设有Al2O3覆盖层；所述正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。所述SiC衬底为重掺杂的SiC衬底层，所述SiC外延层为轻掺杂的SiC外延层进一步的，所述SiC外延层厚度为5-100μm，掺杂浓度为1×1015-5×1016cm-3。进一步的，所述下层SiO2过渡层的厚度为1-30nm。进一步的，所述LaScO3层的厚度为5nm-100nm。进一步的，所述Al2O3覆盖层的厚度为1-30nm。为了实现上述目的，本专利技术提供了一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容的制造方法，所述方法包括：步骤1，在SiC衬底上生长厚度为5-100μm轻掺杂的SiC外延层，掺杂浓度为1×1015-5×1016cm-3步骤2，将SiC衬底的上SiC外延层进行清洗处理，接着在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为1nm-30nm的下层氮化SiO2过渡层；步骤3，将所生长的SiO2过渡层在Ar气环境中快速退火处理和在Ar气环境中冷却处理；步骤4，利用原子层淀积(ALD)的方法，在退火和冷却处理后的下层SiO2过渡层上淀积一层厚度为5nm-100nm的LaScO3层；步骤5，利用原子层淀积的方法，在LaScO3层上淀积一层厚度为1-30nm的Al2O3覆盖层；步骤6，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在所述SiC衬底的背面溅射金属Ni作为负电极，然后在N2气环境中快速退火处理。进一步的，所述步骤3中在Ar气环境中快速退火，具体为，退火温度为1000±5℃，退火时间为5min，在Ar气环境中退火。进一步的，所述步骤3中在Ar气环境中冷却，具体为，按照5℃/min的速率在Ar气环境中冷却。进一步的，所述步骤4中淀积一层厚度为5nm-100nm的LaScO3层，具体为淀积温度为200℃-400℃，淀积时间为20min-6h，淀积一层厚度为5nm-100nm的LaScO3层。进一步的，所述步骤5中淀积一层厚度为1-30nm的Al2O3覆盖层，具体为淀积温度为200℃-400℃，淀积时间为5min-2h，淀积一层厚度为1-30nm的Al2O3覆盖层。本专利技术具有如下优点：1、本专利技术采用的栅介质材料LaScO3，其介电常数可以高达30左右，热稳定性好，结晶温度在900℃以上，因而增加了栅介质的临界击穿电场，提升了电容的击穿特性，提高了器件可靠性。2、本专利技术采用的下层SiO2过渡层增加了栅介质与SiC衬底的势垒高度，能大大降低SiC衬底中的电子经栅介质隧穿至栅电极的几率，从而减小栅漏电流，提升了可靠性。同时，采用氮化工艺生长的该SiO2过渡层，降低了栅介质与SiC的界面态密度和边界陷阱密度，增加了沟道迁移率，提高了器件性能。3、本专利技术采用的Al2O3覆盖层降低了High k栅介质中的陷阱电子隧穿至栅电极的几率，并且，该Al2O3覆盖层也降低了栅电极中电子隧穿至SiC衬底中的几率。同时，Al2O3覆盖层能避免LaScO3因为吸湿和暴露在空气中分别形成低介电常数的碳氢化合物和碳酸盐，从而减小栅漏本文档来自技高网...
【技术保护点】
一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容，其特征在于，所述堆垛介质层的SiC MOS电容包括：SiC衬底、SiC外延层、堆垛栅介质层和正负电极；所述SiC衬底上设有SiC外延层；所述堆垛栅介质层包括下层SiO2过渡层、LaScO3层和Al2O3覆盖层；所述SiC外延层上设有下层SiO2过渡层，所述下层SiO2过渡层上设有所述LaScO3层，所述LaScO3层上设有Al2O3覆盖层；所述正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。所述SiC衬底为重掺杂的SiC衬底层，所述SiC外延层为轻掺杂的SiC外延层
【技术特征摘要】
1.一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容，其特征在
于，所述堆垛介质层的SiC MOS电容包括：SiC衬底、SiC外延层、堆垛栅
介质层和正负电极；
所述SiC衬底上设有SiC外延层；
所述堆垛栅介质层包括下层SiO2过渡层、LaScO3层和Al2O3覆盖层；所
述SiC外延层上设有下层SiO2过渡层，所述下层SiO2过渡层上设有所述
LaScO3层，所述LaScO3层上设有Al2O3覆盖层；
所述正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。
所述SiC衬底为重掺杂的SiC衬底层，所述SiC外延层为轻掺杂的SiC
外延层
2.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，
所述SiC外延层厚度为5-100μm，掺杂浓度为1×1015-5×1016cm-3。
3.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，
所述下层SiO2过渡层的厚度为1-30nm。
4.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，
所述LaScO3层的厚度为5nm-100nm。
5.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，
所述Al2O3覆盖层的厚度为1-30nm。
6.一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容的制造方法，
其特征在于，所述方法包括：
步骤1，在SiC衬底上生长厚度为5-100μm轻掺杂的SiC外延层，掺杂
浓度为1×1015-5×1016cm-3步骤2，将SiC衬底的上SiC外延...
【专利技术属性】
技术研发人员：贾仁需，赵东辉，吕红亮，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。