晶体管及其形成方法技术

一种晶体管及其形成方法，其中形成方法包括：提供基底，基底表面形成有栅极结构；在栅极结构两侧的基底内形成第一掺杂层；在栅极结构的侧壁形成第一侧墙；去除第一侧墙两侧的第一掺杂层；在第一侧墙两侧的基底内形成第二掺杂层，第二掺杂层的掺杂浓度高于第一掺杂层的掺杂浓度；在第一侧墙侧壁形成第二侧墙；在第二侧墙两侧的基底中形成源区或漏区。本发明专利技术通过设置第一掺杂层和第二掺杂层，且第二掺杂层的掺杂浓度高于第一掺杂层的掺杂浓度，增大了栅极结构和沟道之间的距离，增大了栅介质层与沟道载流子之间的距离，有效降低了热载流子向栅介质层注入的可能，避免形成栅电极电流和基底电流，改善晶体管的性能，提高器件的可靠性。

【技术实现步骤摘要】
晶体管及其形成方法
本专利技术涉及半导体制造领域，特别涉及一种晶体管及其形成方法。
技术介绍
半导体器件中，晶体管是一种重要的基本器件。晶体管的基本结构包括三个主要区域：源极(Source)、漏极(Drain)以及栅极(Gate)。其中源极和漏极是通过高掺杂形成。根据器件类型不同，可以分为N型掺杂(NMOS)和P型掺杂(PMOS)。随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应，特别是短沟道效应(ShortChanelEffect,SCE)，使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。目前，通常使用超浅结(UltraShallowJunction)结构以改善器件的短沟道效应。超浅结结构就是在重掺杂的源极和漏极之间沟道区的两端，设置轻掺杂(LightlyDopedDrain,LDD)的区域，使漏区的轻掺杂区域(即轻掺杂漏区)承受部分电压，以控制晶体管的短沟道效应，改善器件性能。但是通过这种方法形成的晶体管依旧存在结漏电的问题，影响所形成器件的性能。如何优化超浅结结构，抑制超浅结器件的结漏电，使超浅结结构有效控制晶体管的短沟道效应，避免器件电学性能下降，成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的问题是提供一种晶体管及其形成方法，抑制超浅结器件结漏电，提高所形成晶体管的性能。为解决上述问题，本专利技术提供一种晶体管的形成方法，包括：提供基底，所述基底表面形成有栅极结构；在栅极结构两侧的基底内形成第一掺杂层；在栅极结构的侧壁形成第一侧墙；去除所述第一侧墙两侧的第一掺杂层；在第一侧墙两侧的基底内形成第二掺杂层，所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度；在第一侧墙侧壁形成第二侧墙；在所述第二侧墙两侧的基底中形成源区或漏区。可选的，形成第一掺杂层的步骤中，所述第一掺杂层的厚度在2纳米到10纳米范围内。可选的，形成第一掺杂层的步骤包括：对所述栅极结构两侧的基底进行第一离子注入以形成第一掺杂层。可选的，进行第一离子注入的步骤中，所述离子注入能量在1.5KeV到3.0KeV范围内，注入剂量在5E12atoms/cm2到8E13atoms/cm2范围内，倾斜角度在0°到15°范围内。可选的，形成第二掺杂层的步骤中，所述第二掺杂层的厚度在10纳米到40纳米范围内。可选的，形成第二掺杂层的步骤包括：通过对第一侧墙两侧的基底进行第二离子注入以形成第二掺杂层。可选的，形成第二掺杂层的步骤中，所述离子注入能量在3KeV到30KeV范围内，注入剂量在1E14atoms/cm2到1E15atoms/cm2范围内，倾斜角度在7°到35°范围内。可选的，形成第二掺杂层的步骤包括：通过原位掺杂的方式形成所述第二掺杂层。可选的，通过原位掺杂的方式形成所述第二掺杂层的步骤中，所述掺杂浓度在1E19atoms/cm3到5E20atoms/cm3范围内。可选的，在形成第二掺杂层的步骤之后，在形成第二侧墙的步骤之前，所述形成方法还包括：对所述第一掺杂层和所述第二掺杂层进行退火处理。可选的，去除所述第一侧墙两侧的第一掺杂层的步骤包括：去除第一侧墙两侧部分厚度的基底，去除基底的厚度在0.06微米到0.2微米范围内。相应的，本专利技术还提供一种晶体管，包括：基底以及位于基底上的栅极结构；覆盖栅极结构侧壁的第一侧墙；位于第一侧墙下方基底内的第一掺杂层；覆盖第一侧墙侧壁的第二侧墙；位于第二侧墙下方的第二掺杂层，所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度；位于第二掺杂层两侧基底中的源区或者漏区。可选的，所述第一掺杂层的厚度在2纳米到10纳米范围内。可选的，所述第一掺杂层的掺杂浓度在5E17atoms/cm3到8E18atoms/cm3范围内。可选的，所述第二掺杂层的厚度在10纳米到40纳米范围内。可选的，所述第二掺杂层的掺杂浓度在1E19atoms/cm3到5E20atoms/cm3范围内。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术通过设置位于栅极结构下方的第一掺杂层和第二掺杂层，且所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度，增大栅极结构和沟道之间的距离，增大栅介质层与沟道载流子之间的距离，有效降低了热载流子向栅介质层注入的可能，避免形成栅电极电流和基底电流，改善晶体管的性能，提高器件的可靠性。附图说明图1是现有技术中一种晶体管的结构示意图；图2至图8是本专利技术所提供晶体管形成方法一实施例各个步骤的结构示意图。具体实施方式由
技术介绍
可知，现有技术中的晶体管存在结漏电的问题。现结合晶体管的结构分析结漏电问题的原因：参考图1，示出了现有技术中一种晶体管的结构示意图。形成超浅结结构晶体管的步骤包括：在半导体基底10形成栅极结构20，所述栅极结构20包括栅电极22以及栅介质层23；对栅极结构20两侧的基底10进行低能量轻掺杂注入，并通过退火工艺使注入离子在所述半导体基底10内扩散；形成位于栅极结构20侧壁的栅极侧墙21；对栅极侧墙21两侧的半导体基底10进行高能量重掺杂注入，形成源区或者漏区12。由于栅极侧墙21的阻挡作用，所述栅极侧墙21下方的半导体基底10区域依旧为轻掺杂注入时形成的轻掺杂区域，构成超浅结结构。对上述MOS管进行研究发现，虽然MOS器件尺寸缩小，但是晶体管漏极电压并不随之减小，这就导致源极和漏极之间沟道电场的增大，特别是在漏结附近形成强电场。在强电场的作用下，沟道内的载流子在两次碰撞之间会加速到比热运动速度高很多的速度，从而引起热载流子效应(HotCarrierIssue，HCI)。热载流子会越过基底10和栅介质层23之间的势垒，注入到栅介质层23中。注入栅介质层23的热载流子会不断积累，引起陷阱(氧化层陷阱、界面陷阱)，从而改变MOS器件的阈值电压，影响器件和电路的性能和可靠性，甚至造成器件击穿、烧毁。为解决所述技术问题，本专利技术提供一种晶体管的形成方法，包括：提供基底，所述基底表面形成有栅极结构；在栅极结构两侧的基底内形成第一掺杂层；在栅极结构的侧壁形成第一侧墙；去除所述第一侧墙两侧的第一掺杂层；在第一侧墙两侧的基底内形成第二掺杂层，所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度；在第一侧墙侧壁形成第二侧墙；在所述第二侧墙两侧的基底中形成源区或漏区。本专利技术通过设置位于栅极结构下方的第一掺杂层和第二掺杂层，且所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度，增大了栅极结构和沟道之间的距离，增大了栅介质层与沟道载流子之间的距离，有效降低了热载流子向栅介质层注入的可能，避免形成栅电极电流和基底电流，改善晶体管的性能，提高器件的可靠性。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参考图2至图8，示出了本专利技术所提供晶体管形成方法一实施例各个步骤的结构示意图。参考图2，提供基底100，所述基底100表面形成有栅极结构200。所述基底100用于为后续工艺提供操作平台。所述基底100的材料选自单晶硅、多晶硅或者非晶硅；所述基底100也可本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供基底，所述基底表面形成有栅极结构；在栅极结构两侧的基底内形成第一掺杂层；在栅极结构的侧壁形成第一侧墙；去除所述第一侧墙两侧的第一掺杂层；在第一侧墙两侧的基底内形成第二掺杂层，所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度；在第一侧墙侧壁形成第二侧墙；在所述第二侧墙两侧的基底中形成源区或漏区。

【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：提供基底，所述基底表面形成有栅极结构；在栅极结构两侧的基底内形成第一掺杂层；在栅极结构的侧壁形成第一侧墙；去除所述第一侧墙两侧的第一掺杂层；在第一侧墙两侧的基底内形成第二掺杂层，所述第二掺杂层的掺杂浓度高于所述第一掺杂层的掺杂浓度；在第一侧墙侧壁形成第二侧墙；在所述第二侧墙两侧的基底中形成源区或漏区。2.如权利要求1所述的形成方法，其特征在于，形成第一掺杂层的步骤中，所述第一掺杂层的厚度在2纳米到10纳米范围内。3.如权利要求1所述的形成方法，其特征在于，形成第一掺杂层的步骤包括：对所述栅极结构两侧的基底进行第一离子注入以形成第一掺杂层。4.如权利要求3所述的形成方法，其特征在于，进行第一离子注入的步骤中，所述离子注入能量在1.5KeV到3.0KeV范围内，注入剂量在5E12atoms/cm2到8E13atoms/cm2范围内，倾斜角度在0°到15°范围内。5.如权利要求1所述的形成方法，其特征在于，形成第二掺杂层的步骤中，所述第二掺杂层的厚度在10纳米到40纳米范围内。6.如权利要求1所述的形成方法，其特征在于，形成第二掺杂层的步骤包括：通过对第一侧墙两侧的基底进行第二离子注入以形成第二掺杂层。7.如权利要求6所述的形成方法，其特征在于，形成第二掺杂层的步骤中，所述离子注入能量在3KeV到30KeV范围内，注入剂量在1E14atoms/cm2到1E15atoms/cm2范围内，倾斜角度在7°到35°范围内。8.如权利要求1所述的形成方法，其特征在...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31