PMOS晶体管及其形成方法技术

本发明专利技术提供了一种PMOS晶体管及其形成方法，该方法包括：提供半导体衬底，该半导体衬底上形成有栅极结构；采用外延生长在所述栅极结构周围的半导体衬底上形成外延层；在所述栅极结构周围的外延层上形成侧墙；刻蚀所述侧墙外侧的外延层和半导体衬底以形成凹槽；在所述凹槽中填充压应力材料。本发明专利技术有利于改善PMOS晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体器件W及半导体制造工艺，尤其涉及一种PMOS晶体管及其形 成方法。
技术介绍
嵌入式错娃源漏PMOS晶体管技术目前受到了广泛关注，其主要是在源区和漏区 的凹槽中填充错娃（SiGe) W提升器件性能。尤其而言，在45nm节点W及更高水平工艺下， 嵌入式错娃源漏PMOS晶体管技术能够更加有效地压缩沟道。另外，在嵌入式错娃源漏PMOS 晶体管中，源区和漏区的凹槽可W呈2状，由于I：状的凹槽在侧墙（spacer)下方具有较 大的倒角（undercut)，因而可W进一步加强沟道的应力，有利于改善器件性能。 图1至图5示出了现有技术中常规的嵌入式错娃源漏PMOS晶体管的形成方法。 首先参考图1，提供半导体衬底10,该衬底10上具有栅极结构11，该栅极结构11 可W包括栅介质层111、位于栅介质层111上的栅电极112 W及位于栅介质层111和栅电极 112周围的氧化层113。 参考图2,在栅极结构11周围形成侧墙（spacer) 12,更加具体而言，该侧墙12位 于栅极结构11周围的半导体衬底10上。 参考图3,对侧墙12外侧的半导体衬底10进行刻蚀W形成凹槽13,刻蚀方法通常 为干法刻蚀结合湿法刻蚀。 参考图4,在凹槽13的内壁形成巧晶层（seed layer) 141，其形成方法可W是外延 生长等。 参考图5,在巧晶层141上形成体层化U化layer) 142,并在体层142上形成帽层 (cap layer) 15。 由上，现有技术主要通过干法刻蚀后再湿法刻蚀的方法来形成2状的凹槽，但 是，干法刻蚀将决定最终的2形状的（111)晶面位置，而且干法刻蚀会损伤娃表面，送将导 致SiGe的生长缺陷或者不均匀的外延巧晶层（epi seed layer)。
技术实现思路
本专利技术要解决的技术问题是提供一种PMOS晶体管及其形成方法，有利于改善 PMOS晶体管的性能。 为解决上述技术问题，本专利技术提供了一种PMOS晶体管的形成方法，包括： 提供半导体衬底，该半导体衬底上形成有栅极结构； 采用外延生长在所述栅极结构周围的半导体衬底上形成外延层； 在所述栅极结构周围的外延层上形成侧墙； 刻蚀所述侧墙外侧的外延层和半导体衬底W形成凹槽； 在所述凹槽中填充压应力材料。 根据本专利技术的一个实施例，所述外延层的厚度为50 A至SOOA 根据本专利技术的一个实施例，在所述凹槽中填充压应力材料包括： 在所述凹槽的底部和侧壁形成巧晶层； 在所述巧晶层上形成体层，该体层填满所述凹槽。 根据本专利技术的一个实施例，所述巧晶层的材料选自SiGe、SiGeC、SiGeB和SiC。 根据本专利技术的一个实施例，所述体层的材料选自SiGe和SiGeB。 根据本专利技术的一个实施例，所述SiGe中Si与Ge的比例为5%至40%。 根据本专利技术的一个实施例，在所述凹槽中填充压应力材料之后还包括；形成帽层， 该帽层覆盖所述凹槽中的压应力材料。根据本专利技术的一个实施例，形成所述外延层之前，该方法还包括：对所述栅极结构 进行再氧化。 根据本专利技术的一个实施例，在所述凹槽中填充压应力材料之后，该方法还包括：在 所述栅极结构两侧的压应力材料中注入P型离子，W形成源区和漏区。 根据本专利技术的一个实施例，所述凹槽的侧壁呈2状。[002引本专利技术还提供了一种PMOS晶体管，包括： 半导体衬底； 栅极结构，位于所述半导体衬底上； 外延层，位于所述栅极结构周围的半导体衬底上； 侧墙，位于所述栅极结构周围的外延层上；凹槽，位于所述侧墙外侧的外延层和半导体衬底中，所述凹槽中填充有压应力材 料。 根据本专利技术的一个实施例，所述外延层的厚度为熟A至辨QA。 根据本专利技术的一个实施例，所述凹槽中填充的压应力材料包括： 覆盖该凹槽底部和侧壁的巧晶层； 位于所述巧晶层上的体层，该体层填满所述凹槽。 根据本专利技术的一个实施例，所述巧晶层的材料选自SiGe、SiGeC、SiGeB和SiC。 根据本专利技术的一个实施例，所述体层的材料选自SiGe和SiGeB。 根据本专利技术的一个实施例，所述SiGe中Si与Ge的比例为5%至40%。 根据本专利技术的一个实施例，该PMOS晶体管还包括：帽层，该帽层覆盖所述凹槽中 的压应力材料。 根据本专利技术的一个实施例，所述栅极结构包括：[004引栅介质层； 栅电极，位于所述栅介质层上； 氧化层，位于所述栅介质层和栅电极周围。 根据本专利技术的一个实施例，该PMOS晶体管还包括；P型渗杂的源区和漏区，分别位 于所述栅极结构两侧的压应力材料中。 根据本专利技术的一个实施例，所述凹槽的侧壁呈2状。[004引与现有技术相比，本专利技术具有W下优点： 本专利技术实施例的PMOS晶体管的形成方法中，在形成侧墙之前，首先通过外延生长 在栅极结构周围的半导体衬底上形成外延层，之后在外延层上形成侧墙，再刻蚀形成凹槽 W及填充压应力材料。通过外延生长形成外延层相当于抬高了半导体衬底的表面，有利于 减少去除侧墙时刻蚀对高浓度SiGe体相层造成的缺陷对于器件性能的影响，该方法简单 而且有效。【附图说明】 图1至图5是现有技术中一种嵌入式错娃源漏PMOS晶体管的形成方法中各步骤 对应的器件剖面结构示意图； 图6是本专利技术实施例的PMOS晶体管的形成方法的流程示意图； 图7至图12是本专利技术实施例的PMOS晶体管的形成方法中各步骤对应的器件剖面 结构示意图。【具体实施方式】 下面结合具体实施例和附图对本专利技术作进一步说明，但不应W此限制本专利技术的保 护范围。 参考图6,本实施例的PMOS晶体管的形成方法包括如下步骤： 步骤S21，提供半导体衬底，该半导体衬底上形成有栅极结构； 步骤S22,采用外延生长在所述栅极结构周围的半导体衬底上形成外延层； 步骤S23,在所述栅极结构周围的外延层上形成侧墙； 步骤S24,刻蚀所述侧墙外侧的外延层和半导体衬底W形成凹槽； 步骤S25,在所述凹槽中填充压应力材料。 下面参考图7至图12进行详细说明。 首先参考图7,提供半导体衬底20,该半导体衬底上具有栅极结构21。其中，该半 导体衬底20可W是半导体制造工艺中各种常用的衬底，作为一个非限制性的例子，本实施 例中的半导体衬底20为娃衬底。 该栅极结构21可W包括；栅介质层211;位于栅介质层211上的栅电极212;位于 栅介质层211和栅电极212周围的氧化层213。该栅介质层211的材料可当前第1页1 2 本文档来自技高网...

【技术保护点】
一种PMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，该半导体衬底上形成有栅极结构；采用外延生长在所述栅极结构周围的半导体衬底上形成外延层；在所述栅极结构周围的外延层上形成侧墙；刻蚀所述侧墙外侧的外延层和半导体衬底以形成凹槽；在所述凹槽中填充压应力材料。

【技术特征摘要】

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31