具有不对称结构的晶体管的形成方法技术

本发明专利技术提供了一种具有不对称结构的晶体管的形成方法，所述方法包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。本发明专利技术形成的具有不对称结构的晶体管的漏电流小。

Method for forming transistor with asymmetrical structure

The present invention provides a method for forming a transistor with asymmetric structure, the method comprises: providing a substrate having a first semiconductor layer and a second semiconductor layer disposed on the first semiconductor layer on the substrate; a first mask structure is formed to cover a portion of the second semiconductor layer, the first mask the structure of the first side forming a second mask structure; etching the second semiconductor layer of the first mask structure and the second mask structure is exposed, until the exposed surface of the first semiconductor layer and a second semiconductor layer composed of residual liner; side wall structure formed on the first mask the structure of the first and second side opposite; the second mask structure is removed, forming a drain contact structure on the liner layer of the first mask structure on the first side, in the article A source contact structure is formed on the first semiconductor layer on the second side of the mask structure. The transistor formed by the present invention has a small leakage current.

【技术实现步骤摘要】
具有不对称结构的晶体管的形成方法
本专利技术涉及半导体
，尤其涉及一种具有不对称结构的晶体管的形成方法。
技术介绍
III-V族化合物由于具有稳定性好、有效质量小、电子迁移率高、以及光吸收系数较高等优点，被广泛地应用于光电器件中。常见的GaAs材料的电子迁移率比Si的电子迁移率大五倍，禁带宽度为1.42eV，InAs材料的电子迁移率则比Si的电子迁移率要大25倍，禁带宽度为0.36V。综合考虑电子迁移率和禁带宽度，通常把三元化合物InGaAs作为n型半导体器件的沟道材料。例如，利用AlGaAs/InGaAs异质结构及InGaAs沟道二维电子气(2DEG)特性研制的赝晶高电子迁移率晶体管已在微波接收系统中得到了应用。虽然现有技术对InGaAsMOSFET做了许多研究工作，但是现有技术形成的InGaAsMOSFET的性能仍然有待提高。
技术实现思路
本专利技术解决的问题是现有技术形成的半导体器件的性能不佳。为解决上述问题，本专利技术实施例提供了一种具有不对称结构的晶体管的形成方法，所述方法包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。可选地，所述具有不对称结构的晶体管的形成方法还包括：去除所述第一掩膜结构和所述侧墙结构，在所述源极接触结构和漏极接触结构中间形成凹槽，所述凹槽暴露出部分所述第一半导体层和部分所述衬垫层；形成覆盖所述凹槽底部和侧壁的栅介质层；在所述栅介质层上形成填充所述凹槽的栅电极层。可选地，所述具有不对称结构的晶体管的形成方法还包括：在去除所述第一掩膜结构和所述侧墙结构后，对所述凹槽暴露出的衬垫层进行刻蚀，使所述凹槽暴露出的衬垫层的宽度减小。可选地，刻蚀所述第二半导体层包括：采用低功率氧等离子体对所述第二半导体层进行氧化；在氧化后采用硫酸溶液刻蚀所述第二半导体层。可选地，所述第二半导体层为未掺杂半导体层。可选地，所述第二半导体层的禁带宽度大于所述第一半导体层的禁带宽度。可选地，所述基底的材料为InP，所述第一半导体层的材料为InGaAs，所述第二半导体层的材料为InP。可选地，在所述基底和所述第一半导体层之间还具有过渡层，所述过渡层的材料为InAlAs。可选地，所述第一掩膜结构的材料包括氢倍半硅氧烷材料。可选地，所述漏极接触结构和所述源极接触结构包括InGaAs材料层和位于所述InGaAs材料层上InP材料层。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例形成具有不对称结构的晶体管的方法中，在用于形成沟道区域的第一半导体层上形成了第二半导体层，并通过第一掩膜结构和第二掩膜结构定义出栅极结构区域，刻蚀去除源区的第二半导体层和沟道区域的部分第二半导体层，剩余第二半导体层构成衬垫层，接着，在所述第一掩膜结构的第一侧和第二侧分别形成漏极接触结构和源极接触结构。由于本专利技术实施例的方法中，在漏区上形成了衬垫层，可以有效减小漏区高电场强度下的碰撞电离现象的发生，从而减小了晶体管漏电流。附图说明图1至图10示出了本专利技术一实施例的具有不对称结构的晶体管的形成方法中所形成的中间结构的示意图。具体实施方式由
技术介绍
可知，现有技术形成的半导体器件的性能仍然有待提高。本专利技术的专利技术人研究了现有技术形成的InGaAsMOSFET，发现其漏电流较大。专利技术人进一步研究发现现有技术形成的InGaAsMOSFET漏电流较大的原因在于：首先，沟道长度的缩小使得沟道区的横向电场增大，当沟道长度减小而保持电源电压不变时，沟道区靠近漏端附件的最大电场增加，随着载流子从源向漏移动，在漏端高电场区将得到足够的动能，引起碰撞电离(impactionization)；进一步地，由于InGaAs材料的禁带宽度小于Si材料，带间隧穿电压更小，使得碰撞电离更容易发生。正是上述原因导致了InGaAsMOSFET具有较高的漏电流。基于以上研究，本专利技术实施例提供了一种具有不对称结构的晶体管的形成方法。所述方法在用于形成沟道区域的第一半导体层上形成了第二半导体层，并通过第一掩膜结构和第二掩膜结构定义出栅极结构区域，刻蚀去除源区的第二半导体层和沟道区域的部分第二半导体层，剩余第二半导体层构成衬垫层，接着，在源区一侧的第一半导体层上形成源极接触结构以及在漏区一侧的衬垫层上形成漏极接触结构，从而形成了具有不对称结构的晶体管结构。由于在漏区上形成了衬垫层，可以减小漏区高电场强度下的碰撞电离现象的发生，从而减小了漏电流，提高了击穿电压。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。需要说明的是，提供这些附图的目的是有助于理解本专利技术的实施例，而不应解释为对本专利技术的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。本专利技术下面的实施例中，将以形成InGaAsMOSFET为例对本专利技术的具有不对称结构的晶体管的形成方法进行详细说明。但需要说明的是，本专利技术的技术方案也适用于形成其他半导体材料的晶体管结构，尤其是，III-V族半导体材料的晶体管结构。首先，参考图1，提供基底100，所述基底100上具有第一半导体层110和位于所述第一半导体层110上的第二半导体层120。本实施例中，所述基底100为InP晶圆。在另一些实施例中，所述基底100为在其他半导体材料衬底或者绝缘材料衬底上形成有InP层的晶圆。本实施例中，所述第一半导体层110为InGaAs，用于形成InGaAsMOSFET的沟道区域。由于InGaAs材料与InP材料的晶格常数并不完全匹配，如果直接在所述InP基底上形成InGaAs材料的第一半导体层110，由于晶格失配会在第一半导体层110中存在较大的残余应力，该残余应力会在第一半导体层110内产生不良影响，例如，大的残余应力将会使得第一半导体层110在生长过程中产生裂纹甚至开裂，还有可能在第一半导体层110中引入大量的缺陷，降低薄膜质量。因此，本实施例中，在所述基底100和所述第一半导体层110之间还具有过渡层101，所述过渡层101的晶格常数介于所述基底100和所述第一半导体层110的晶格常数之间，可以释放所述基底100和所述第一半导体层110之间由于晶格失配产生的应力。本实施例中，所述基底100的材料为InP，所述第一半导体层110的材料为InGaAs，所述过渡层101的材料可以为InAlAs。在一具体实施例中，所述第一半导体层110的材料为In0.75Ga0.25As，所述过渡层101的材料为In0.52Al0.48As。在一些实施例中，在所述过渡层101中还进行了N型杂质的δ掺杂，所述δ掺杂的杂质浓度分布符合δ函数分布，有利于沟道区域载流子分布和器件性能的提高。在所述第一半导体层110上具有本文档来自技高网...

【技术保护点】
一种具有不对称结构的晶体管的形成方法，其特征在于，包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。

【技术特征摘要】
1.一种具有不对称结构的晶体管的形成方法，其特征在于，包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。2.如权利要求1所述的具有不对称结构的晶体管的形成方法，其特征在于，还包括：去除所述第一掩膜结构和所述侧墙结构，在所述源极接触结构和漏极接触结构中间形成凹槽，所述凹槽暴露出部分所述第一半导体层和部分所述衬垫层；形成覆盖所述凹槽底部和侧壁的栅介质层；在所述栅介质层上形成填充所述凹槽的栅电极层。3.如权利要求2所述的具有不对称结构的晶体管的形成方法，其特征在于，还包括：在去除所述第一掩膜结构和所述侧墙结构后，对所述凹槽暴露出的衬垫层进行刻蚀，使所述凹槽暴露出的衬垫层...

【专利技术属性】
技术研发人员：张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31