带有超结结构的高压晶体管及其制备方法技术

本发明专利技术提供了一种带有超结结构的高压晶体管，包括衬底表面的栅极，以及栅极两侧的源极和漏极，在漏极和栅极之间的衬底中设置有漂移区，所述漂移区由第一导电类型半导体材料构成，在漂移区中设置多个沟槽，所述沟槽的轴向的两端分别是漏极和栅极，所述沟槽内填充第二导电类型半导体材料形成掺杂柱，所述第二导电类型半导体材料构成的掺杂柱和第一导电类型半导体材料的漂移区共同构成超结结构。本发明专利技术的优点在于，在形成掺杂柱采用的是刻蚀之后填平的方法，避免了多次离子注入退火，且可以制作深宽比较大的掺杂柱。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种带有超结结构的高压晶体管，包括衬底表面的栅极，以及栅极两侧的源极和漏极，在漏极和栅极之间的衬底中设置有漂移区，所述漂移区由第一导电类型半导体材料构成，在漂移区中设置多个沟槽，所述沟槽的轴向的两端分别是漏极和栅极，所述沟槽内填充第二导电类型半导体材料形成掺杂柱，所述第二导电类型半导体材料构成的掺杂柱和第一导电类型半导体材料的漂移区共同构成超结结构。本专利技术的优点在于，在形成掺杂柱采用的是刻蚀之后填平的方法，避免了多次离子注入退火，且可以制作深宽比较大的掺杂柱。【专利说明】
本专利技术涉及半导体器件领域，尤其涉及一种。
技术介绍
功率集成电路有时也称高压集成电路，是现代电子学的重要分支，应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。对功率器件MOSFET而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“硅限”。为了解决这一矛盾，前人提出了基于三维RESURF技术的漂移区由P、N柱相间构成的超结结构用于优化高压器件的漂移区电场分布。该结构在保持导通电阻不变的前提下，提高击穿电压，打破传统功率MOS器件理论的极限。该技术的理论基础是电荷补偿理论，当漂移区施加电压达到一定值时，漂移区达到完全耗尽，电场分布更加均勻，提高了器件的抗击穿能力。在保证击穿电压不变的前提下，可以大幅提高漂移区的掺杂浓度，减小导通电阻。超结结构的提出打破了传统功率MOSFET器件的“硅极限”。超结结构最初应用于垂直的VDMOS器件，后来扩展到横向的LDMOS器件。横向结构更有利于新一代的高密度功率集成应用，是当代功率器件研究的热点。但是超结结构用于横向器件也带来了新的问题。在横向超结器件中，目前都是采用离子注入形成P、n柱区，理想的能完全耗尽的P、η柱区工艺上难于形成，且较深的超结的形成需要采用多次离子注入退火，深宽比较大的柱区很难实现。本专利技术将传统垂直型VDMOS超结器件制备过程中的沟槽刻蚀填充技术应用于横向超结器件，尤其是P柱区较深的横向超结器件。
技术实现思路
本专利技术所要解决的技术问题是，提供一种能够形成较深掺杂柱的。为了解决上述问题，本专利技术提供了一种带有超结结构的高压晶体管，包括衬底表面的栅极，以及栅极两侧的源极和漏极，在漏极和栅极之间的衬底中设置有漂移区，所述漂移区由第一导电类型半导体材料构成，在漂移区中设置多个沟槽，所述沟槽的轴向的两端分别是漏极和栅极，所述沟槽内填充第二导电类型半导体材料形成掺杂柱，所述第二导电类型半导体材料构成的掺杂柱和第一导电类型半导体材料的漂移区共同构成超结结构。可选的，所述衬底中进一步包括一绝缘埋层。可选的，所述第一导电类型为N型，第二导电类型为P型。可选的，所述第一导电类型为P型，第二导电类型为N型。本专利技术进一步提供了一种带有超结结构的高压晶体管的制备方法，包括如下步骤:提供一衬底，所述衬底由第一导电类型半导体材料构成；在所述衬底中形成沟槽；采用第二导电类型半导体材料填充所述沟槽，形成第二导电类型半导体材料构成的掺杂柱，在所述掺杂柱轴向的两端分别形成栅极和漏极，并在栅极远离漏极的一侧形成源极，从而形成一高压晶体管，所述掺杂柱所在区域为漂移区，所述第二导电类型半导体材料构成的掺杂柱和第一导电类型半导体材料的漂移区共同构成超结结构。可选的，所述衬底中进一步包括一绝缘埋层。可选的，在形成第二导电类型半导体材料构成的掺杂柱的步骤之后，进一步包括一退火步骤，以修复掺杂柱和衬底之间的界面缺陷。可选的，在在形成第二导电类型半导体材料构成的掺杂柱的步骤之后，进一步包括一抛光步骤，以使衬底表面平坦化。可选的，所述第一导电类型为N型，第二导电类型为P型。可选的，所述第一导电类型为P型，第二导电类型为N型。本专利技术的优点在于，在形成掺杂柱采用的是刻蚀之后填平的方法，避免了多次离子注入退火，且可以制作深宽比较大的掺杂柱。【专利附图】【附图说明】附图1所述是本专利技术【具体实施方式】的实施步骤示意图。附图2至附图6所示是本专利技术【具体实施方式】的工艺流程图。【具体实施方式】下面结合附图对本专利技术提供的的【具体实施方式】做详细说明。附图1所述是本专利技术【具体实施方式】的实施步骤示意图，包括:步骤S10，提供一衬底，所述衬底由第一导电类型半导体材料构成；步骤S11，在所述衬底中形成沟槽；步骤S12，采用第二导电类型半导体材料填充所述沟槽，形成第二导电类型半导体材料构成的掺杂柱，步骤S13，在所述掺杂柱轴向的两端分别形成栅极和漏极，并在栅极远离漏极的一侧形成源极，从而形成一高压晶体管。附图2至附图5所示是本专利技术【具体实施方式】的工艺流程图。附图2所示，参考步骤S10，提供一衬底200，所述衬底200由第一导电类型半导体材料构成。本【具体实施方式】中，所述衬底200中进一步包括一绝缘埋层202，所述衬底200被绝缘埋层202分割成支撑层201和器件层203。在本【具体实施方式】中，所述第一导电类型为N型，第二导电类型为P型。在其他的【具体实施方式】中，也可以是所述第一导电类型为P型，第二导电类型为N型。所述衬底200的材料可以是包括单晶硅在内的任意一种常见的半导体材料。附图3A所示，步骤S11，在所述衬底200中形成沟槽300。形成沟槽300的方法可以采用干法刻蚀或者湿法腐蚀。附图3B是附图3A沿着A-A方向的剖面示意图，本【具体实施方式】中，沟槽300的截面是矩形，在其它的【具体实施方式】中，所述截面亦可以是三角形、梯形、扇形等各种规则以及不规则的图形。附图4A所示，参考步骤S12，采用第二导电类型半导体材料填充所述沟槽300，形成第二导电类型半导体材料构成的掺杂柱400。附图4B是附图4A沿着A-A方向的剖面示意图。可以采用外延工艺形成掺杂柱400，并在外延之后进一步包括一抛光步骤，以使衬底200表面平坦化。在形成掺杂柱400之后还可以包括一退火步骤，以修复掺杂柱400和衬底200之间的界面缺陷。附图5所示，参考步骤S13，在所述掺杂柱400轴向的两端分别形成栅极510和漏极530，并在栅极510远离漏极530的一侧形成源极520，从而形成一高压晶体管。所述掺杂柱400所在区域为漂移区540，所述第二导电类型半导体材料构成的掺杂柱400和第一导电类型半导体材料的漂移区540共同构成超结结构。上述工艺在形成掺杂柱400采用的是刻蚀之后填平的方法，避免了多次离子注入退火，且可以制作深宽比较大的掺杂柱400。显然，在上述步骤中，绝缘埋层202是可以省略的，省略绝缘埋层202后的结构如附图6所示，亦可以获得上述技术效果。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员，在不脱离本专利技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本专利技术的保护范围。【权利要求】1.一种带有超结结构的高压晶体管，包括衬底表面的栅极，以及栅极两侧的源极和漏极，在漏极和栅极之间的衬底中设置有漂移区，其特征在于，所述漂移区由第一导电类型半导体材料构成，在漂移区中设置多个沟槽，所述沟槽的轴向的两端分别是漏极和栅极，所述沟槽内填充第二导电类型半导体材料形成掺杂柱，所述第二导电类型半导体材料构成的本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：魏星，王中健，狄增峰，方子韦，
申请(专利权)人：上海新傲科技股份有限公司，
类型：发明
国别省市：