MOS器件的栅氧化层结构及工艺方法技术

本发明专利技术公开了一种MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。本发明专利技术既可以保持器件的电流驱动能力不变，同时又可以提高源漏间的耐压。本发明专利技术还公开了所述的MOS器件的栅氧化层结构的工艺方法。

Gate oxide structure of MOS device and process method thereof

The invention discloses a gate oxide layer structure of a MOS device, the MOS device is positioned on the substrate, by STI or the field oxide isolation, the substrate contains the LDD region, the source region and the drain region is located in LDD, as the channel of the MOS device LDD; channel on the surface of the substrate the gate oxide layer and a polycrystalline silicon gate polysilicon gate is covered on the silicon nitride hard mask, polysilicon gate on both sides of the gate side wall; the source region and the drain region through the contact hole leads; the gate oxide layer in the channel direction is thick and thin in the middle of the two forms, the gate oxide layer of gate oxide that is close to the gate the side wall of the middle layer thickness is greater than the thickness of the channel region. The invention can keep the current driving capability of the device unchanged, and can also improve the voltage resistance between the source and the drain. The invention also discloses the process method of the gate oxide structure of the MOS device.

【技术实现步骤摘要】
MOS器件的栅氧化层结构及工艺方法
本专利技术涉及半导体制造领域，特别是指一种MOS器件的栅氧化层结构，本专利技术还是涉及所述MOS器件的栅氧化层结构的工艺方法。
技术介绍
目前半导体制造技术中常用的CMOS结构如图1所示，图中包括：1.硅衬底，2.场氧化层(STI或LOCOS)，3.栅氧化层，4.多晶硅栅极，5.栅极氮化硅硬质掩膜，6.栅极多晶硅侧壁氧化硅，7.绝缘介质侧墙(氮化硅或氧化硅)，8.轻掺杂漏(LDD)，9.源漏极注入，10.接触孔。MOS器件的阈值电压、驱动能力以及耐压等基本特性与器件的沟道长度、栅极氧化硅的厚度以及轻掺杂漏的注入条件密切相关。一般希望在保持电流驱动能力的前提下，降低器件电阻，并且有高的耐压能力，普通的CMOS器件以及高压COMS器件并不能满足客户的需求。
技术实现思路
本专利技术所要解决的技术问题是提供一种MOS器件的栅氧化层结构,以提高器件的耐压能力，同时具有较好的电流驱动能力。本专利技术所要解决的另一技术问题在于提供所述MOS器件的栅氧化层结构的工艺方法。为解决上述问题，本专利技术所述的MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。进一步地，所述栅氧化层两端的厚度增加，以提高MOS器件的耐压能力。进一步地，沟道中间区域的栅氧化层的厚度低于两端的厚度，以维持MOS器件的阈值电压保持不变。为解决上述问题，本专利技术所述的MOS器件的栅氧化层结构的工艺方法，包含：第1步，在单晶硅衬底上形成场氧，或者STI，然后进行阱注入；在单晶硅衬底上形成一层氧化层作为栅氧化层，再在氧化层上淀积多晶硅层及氮化硅层；第2步，光刻及刻蚀形成多晶硅栅极，多晶硅栅极以外的氮化硅层、多晶硅层以及氧化层被去除；第3步，采用湿法刻蚀对多晶硅栅极下的栅氧化层进行刻蚀；第4步，在多晶硅栅极的侧壁上形成氧化硅膜；第5步，进行LDD注入；第6步，形成氮化硅薄膜，刻蚀形成多晶硅栅极的侧墙。第7步，离子注入形成源区及漏区；第8步，衬底表面淀积绝缘介质层，刻蚀形成接触孔。进一步地，所述第1步中，栅氧化层采用炉管工艺形成，采用化学气相淀积工艺形成多晶硅层，采用低压化学气相沉积法形成氮化硅层。进一步地，所述第3步中，采用稀释后的低浓度氢氟酸溶液对多晶硅栅极之下的栅氧化层进行横向腐蚀，形成的侵蚀空间。进一步地，所述第4步中，采用热氧化法使多晶硅栅极的侧壁上氧化形成氧化硅薄膜，同时，所述的侵蚀空间氧化后形成氧化硅填充满侵蚀空间，并且与沟道中间区域的栅氧化层连成一体。进一步地，所述第6步中，采用化学气相淀积工艺形成氮化硅薄膜，采用各向同性干法刻蚀形成多晶硅栅极的侧墙。本专利技术所述的MOS器件的栅氧化层结构，保持沟道中间区域的栅氧化层厚度不做变化，仅将栅氧化层沟道方向的两端，即多晶硅栅极与LDD区重叠的区域的栅氧化层的厚度增加，既可以保持器件的电流驱动能力不变，同时又可以提高源漏间的耐压。本专利技术所述的MOS器件的栅氧化层结构的工艺方法，工艺简单易于实施。附图说明图1是现有MOS器件的结构示意图。图2～图9是本专利技术MOS器件的栅氧化层结构的工艺步骤图。附图标记说明1是衬底，2是场氧(或STI)，3是栅氧化层，4是多晶硅栅极，5是氮化硅，6是氧化硅，7是氮化硅，8是LDD区，9是源区(漏区)，10是接触孔。具体实施方式本专利技术所述的MOS器件的栅氧化层结构，如图9所示，所述MOS器件位于衬底中1，由STI或者场氧2隔离，衬底1中包含有LDD区8，所述源区及漏区位于LDD区8中，LDD区8之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层3及多晶硅栅极4，多晶硅栅极4之上覆盖氮化硅硬掩膜5，多晶硅栅极3两侧为栅极侧墙7(包含氧化硅薄膜层6)；所述源区及漏区9通过接触孔10引出；所述栅氧化层3在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。本专利技术所述的MOS器件的栅氧化层结构的工艺方法，包含：第1步，如图2所示，在单晶硅衬底1上形成场氧2，或者STI，然后进行阱注入；在单晶硅衬底1上形成一层氧化层作为栅氧化层3，再在氧化层3上淀积多晶硅层4及氮化硅层5；栅氧化层采用炉管工艺形成，采用化学气相淀积工艺形成多晶硅层，采用低压化学气相沉积法形成氮化硅层。第2步，光刻及刻蚀形成多晶硅栅极4，多晶硅栅极以外的氮化硅层5、多晶硅层4以及氧化层3被去除。如图3所示。第3步，采用湿法刻蚀对多晶硅栅极下的栅氧化层3进行刻蚀。采用稀释后的低浓度氢氟酸溶液对多晶硅栅极4之下的栅氧化,3进行横向腐蚀，形成的侵蚀空间，如图4所示。第4步，采用热氧化法使多晶硅栅极4的侧壁上氧化形成氧化硅薄膜6，同时，所述的侵蚀空间氧化后形成氧化硅填充满侵蚀空间，并且与沟道中间区域的栅氧化层3连成一体。如图5所示。第5步，进行LDD8注入，如图6所示。第6步，采用化学气相淀积工艺形成氮化硅薄膜，采用各向同性干法刻蚀形成多晶硅栅极的侧墙7。如图7所示。第7步，离子注入形成源区及漏区9。如图8所示。第8步，衬底表面淀积绝缘介质层，刻蚀形成接触孔10。通过上述工艺即可完成制作。如图9所示。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；其特征在于：所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。

【技术特征摘要】
1.一种MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；其特征在于：所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。2.如权利要求1所述的MOS器件的栅氧化层结构，其特征在于：所述栅氧化层两端的厚度增加，以提高MOS器件的耐压能力。3.如权利要求1所述的MOS器件的栅氧化层结构，其特征在于：沟道中间区域的栅氧化层的厚度低于两端的厚度，以维持MOS器件的阈值电压保持不变。4.制造如权利要求1所述的MOS器件的栅氧化层结构的工艺方法，其特征在于：包含：第1步，在单晶硅衬底上形成场氧，或者STI，然后进行阱注入；在单晶硅衬底上形成一层氧化层作为栅氧化层，再在氧化层上淀积多晶硅层及氮化硅层；第2步，光刻及刻蚀形成多晶硅栅极，多晶硅栅极以外的氮化硅层、多晶硅层以及氧化层被去除；第3步，...

【专利技术属性】
技术研发人员：袁苑，陈瑜，任玉萍，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31