在后栅工艺中形成不同厚度的栅氧化层的方法技术

技术编号:13082304 阅读:117 留言:0更新日期:2016-03-30 14:33
本发明专利技术提供了一种在后栅工艺中形成不同厚度的栅氧化层的方法,包括:提供半导体衬底,包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口;依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;在所述核心器件区域中注入氧净化剂;对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。本发明专利技术无需移除核心器件区域的栅氧化层,能够避免介质层损失、IO器件栅氧化层的损失、非均匀性等问题。

【技术实现步骤摘要】

本专利技术涉及后栅工艺(gate-last),尤其涉及一种在后栅工艺中形成不同厚度的栅氧化层的方法
技术介绍
随着半导体技术的发展,特征尺寸(CD,CriticalDimension)不断缩小,栅氧化层的厚度的精确控制变得比过去更加重要。在高K介质层加金属栅极的后栅工艺(HKMGlasttechnology)中,因为在多个热工艺步骤中,例如源漏注入激活退火,栅氧化层的厚度变得更厚,所以在伪栅极(dummygate)被移除后,栅氧化层被移除并再次生长。栅氧化层的厚度越小,热工艺步骤中增加的厚度比例就越大。现有技术中,核心器件(coredevice)和IO器件(IOdevice)常要生产在同一晶圆上。由于IO器件和核心器件的栅氧化层厚度的要求并不相同,例如IO器件的栅氧化层厚度为而核心器件的栅氧化层厚度为因此,需要一些额外的工艺步骤来形成不同厚度栅氧化层。但是,在实际工艺中,移除栅氧化层带来了很多问题,例如,如果不使用光刻胶来保护IO器件区域,那么会导致介质层(ILD)的损失、拉应力氮化硅(tensileSiN)的损失、IO器件的栅氧化层的损失以及不均匀性(non-uniformity);如果使用光刻胶来保护IO器件区域,那么在IO器件的栅极开口处会造成光刻胶曝光和去除的问题。下面结合图1至图7对现有技术中一种形成不同厚度的栅氧化层的方法进行简单说明。参考图1,提供半导体衬底10,该半导体衬底10包括核心器件区域(CORE)和IO器件区域(IO)。该半导体衬底10中可以形成有隔离结构101,例如STI结构。之后,在核心器件区域和IO器件区域形成IO栅氧化层11。参考图2,去除核心器件区域内的IO栅氧化层11,仅保留IO器件区域内的IO栅氧化层11。参考图3,在核心器件区域内形成核心栅氧化层12。参考图4,在半导体衬底10上形成介质层13,该介质层13在核心器件区域和IO器件区域的适当位置具有栅极开口131,栅极开口131周围的介质层13中可以具有侧墙(spacer)132,栅极开口131两侧的半导体衬底10中可以具有源区133和漏区134。参考图5,去除核心器件区域的IO栅氧化层11。参考图6,在核心器件区域的栅极开口131的底部形成核心栅氧化层14。参考图7,形成高K材料层15,该高K材料层15覆盖介质层13、栅极开口131的底部以及侧壁。在形成高K材料层15之后,可以进行退火。仍然参考图5,在去除核心器件区域的IO栅氧化层11的过程中,如果不使用光刻胶来保护IO器件区域,那么会导致介质层13的损失、IO器件区域的IO栅氧化层11的损失等问题;如果使用光刻胶来保护IO器件区域,那么在IO器件区域的栅极开口131处会造成光刻胶的曝光和去除问题。
技术实现思路
本专利技术要解决的技术问题是提供一种在后栅工艺中形成不同厚度的栅氧化层的方法,无需移除核心器件区域的栅氧化层,能够避免介质层损失、IO器件栅氧化层的损失、非均匀性等问题。为解决上述技术问题,本专利技术提供了一种在后栅工艺中形成不同厚度的栅氧化层的方法,包括:提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;在所述核心器件区域中注入氧净化剂;对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。根据本专利技术的一个实施例,对所述半导体衬底进行退火之前,该方法还包括:在所述高K材料层中注入Zr离子,以加强所述氧净化剂的氧元素移除效应。根据本专利技术的一个实施例,对所述半导体衬底进行退火之前,该方法还包括:去除所述IO器件区域内的帽层,所述退火是在含氧的气氛中进行的。根据本专利技术的一个实施例,对所述半导体衬底进行退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。根据本专利技术的一个实施例,去除所述IO器件区域内的帽层包括:形成光刻胶层,该光刻胶层覆盖所述帽层并填充所述栅极开口;对所述光刻胶层进行图形化,去除所述IO器件区域内的光刻胶层;以图形化后的光刻胶层为掩膜对所述帽层进行刻蚀,以去除所述IO器件区域内的帽层。根据本专利技术的一个实施例,所述刻蚀为湿法刻蚀。根据本专利技术的一个实施例,对所述半导体衬底进行退火时的工艺参数如下:温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例不超过2%,退火时间为20秒~2分钟,压强为1atm~20atm。根据本专利技术的一个实施例,所述核心器件区域内的氧化层和所述IO器件区域的氧化层具有不同的厚度,其中,该核心器件区域内的氧化层为具有第一厚度的核心器件栅氧化层,该IO器件区域的氧化层为具有第二厚度的IO器件栅氧化层,该第二厚度大于该第一厚度。根据本专利技术的一个实施例,所述核心器件栅氧化层和IO器件栅氧化层的形成方法包括:在所述核心器件区域和IO器件区域的半导体衬底上形成所述IO器件栅氧化层;去除所述核心器件区域内的IO器件栅氧化层;在所述核心器件区域的半导体衬底上形成所述核心器件栅氧化层。根据本专利技术的一个实施例,所述氧净化剂为Ti离子、Hf离子、Al离子其中之一或者任意组合。本专利技术还提供了另一种在后栅工艺中形成不同厚度的栅氧化层的方法,包括:提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;去除所述IO器件区域内的帽层;在含氧的气氛中对所述半导体衬底进行退火。根据本专利技术的一个实施例,对所述半导体衬底进行退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,本文档来自技高网
...
在后栅工艺中形成不同厚度的栅氧化层的方法

【技术保护点】
一种在后栅工艺中形成不同厚度的栅氧化层的方法,其特征在于,包括:提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;在所述核心器件区域中注入氧净化剂;对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。

【技术特征摘要】
1.一种在后栅工艺中形成不同厚度的栅氧化层的方法,其特征在于,包括:
提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心
器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域
和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极
开口的底部和侧壁,该帽层覆盖所述高K材料层;
在所述核心器件区域中注入氧净化剂;
对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至
少部分氧元素。
2.根据权利要求1所述的方法,其特征在于,对所述半导体衬底进行退火之
前,还包括:
在所述高K材料层中注入Zr离子,以加强所述氧净化剂的氧元素移除效应。
3.根据权利要求1或2所述的方法,其特征在于,对所述半导体衬底进行退
火之前,还包括:去除所述IO器件区域内的帽层,所述退火是在含氧的气氛中进
行的。
4.根据权利要求3所述的方法,其特征在于,对所述半导体衬底进行退火时
的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其
中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。
5.根据权利要求3所述的方法,其特征在于,去除所述IO器件区域内的帽层
包括:
形成光刻胶层,该光刻胶层覆盖所述帽层并填充所述栅极开口;
对所述光刻胶层进行图形化,去除所述IO器件区域内的光刻胶层;
以图形化后的光刻胶层为掩膜对所述帽层进行刻蚀,以去除所述IO器件区域
内的帽层。
6.根据权利要求5所述的方法,其特征在于,所述刻蚀为湿法刻蚀。
7.根据权利要求1或2所述的方法,其特征在于,对所述半导体衬底进行退
火时的工艺参数如下:温度为550℃~650℃,退火气氛为N2和O2的混合气体,其
中O2的比例不超过2%,退火时间为20秒~2分钟,压强为1atm~20atm。
8.根据权利要求1所述的方法,其特征在于,所述核心器件区域...

【专利技术属性】
技术研发人员:库尔班·阿吾提
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1