形成栅极的方法技术

本发明专利技术提供一种形成栅极的方法，包括：提供衬底，使衬底具有第一区域以及第二区域；形成伪栅以及层间介质层；形成牺牲层；去除位于第一区域的伪栅，以在第一区域的层间介质层中形成第一开口；在位于第二区域的牺牲层表面、第一区域的层间介质层表面以及第一开口中形成第一金属层；通过化学机械研磨去除部分第一金属层以及部分牺牲层以形成第一栅极。本发明专利技术的有益效果在于，在化学机械研磨的过程中使第二区域中的伪栅不被暴露出，减少化学机械研磨过度去除第二区域中的伪栅而形成凹陷的问题，从而伪栅以及层间介质层构成的表面较为平整、高度较为一致，这样有利于减少后续形成栅极时可能发生的桥接问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，具体涉及一种。
技术介绍
互补式金属氧化物半导体(ComplementaryMetal Oxide Semiconductor, CMOS)是现代逻辑电路中的基本单元，包含PMOS与NMOS器件。所述PMOS与NMOS器件都由栅极(Gate)、位于栅极两侧衬底中的P型或者N型源区(Source)区或者漏区(Drain)区以及位于源区与漏区之间的通道(Channel)构成。随着半导体技术的发展，现有技术中开始逐渐采用后栅工艺(gate-last)形成半导体器件的栅极，这种工艺一般先形成伪栅(du_y gate)，然后形成源区和漏区，再覆盖层间介质层，并去除伪栅以在层间介质层中形成开口，再用金属填充开口以形成金属层。在形成金属层之后，需要通过平坦化工艺去除多余的金属，保留位于所述开口中的金属以作为半导体器件的栅极。化学机械研磨(Chemical Mechanical Polishing, CMP)工艺时目前被广泛使用的平坦化工艺之一。这种工艺是达成全局平坦化的方法之一，尤其随着特征尺寸的减小，化学机械研磨的应用范围更加广泛。例如，在上述的后栅工艺中，形成金属层后可以采用化学机械研磨去除不需要的部分金属层。但是，后栅工艺中形成的晶体管存在容易与其他器件之间桥接的问题。
技术实现思路
本专利技术解决的问题是提供一种，以减少栅极容易与其他器件发生桥接的问题。为解决上述问题，本专利技术提供一种，包括:提供衬底，所述衬底具有用于形成第一器件的第一区域以及第二器件的第二区域；在所述第一区域以及第二区域的衬底上分别形成伪栅；在所述第一区域以及第二区域的衬底上形成层间介质层，并使所述伪栅的表面与所述层间介质层的表面齐平；在位于第二区域的层间介质层以及位于第二区域的伪栅上形成牺牲层；去除位于第一区域的伪栅，以在第一区域的层间介质层中形成第一开口 ；在位于第二区域的牺牲层表面、第一区域的层间介质层表面以及第一开口中形成第一金属层;通过化学机械研磨去除部分第一金属层，位于所述第一开口中的第一金属层作为第一栅极；在形成所述第一栅极后，去除所述牺牲层。可选的，形成牺牲层的步骤包括:形成氧化物或者氮化物材料的牺牲层。可选的，形成牺牲层的步骤包括:形成相较于所述层间介质层致密度更高的牺牲层。可选的，形成牺牲层的步骤包括:形成厚度在30?80埃范围内的牺牲层。可选的，化学机械研磨的步骤包括:所述牺牲层的研磨速率低于所述第一金属层的研磨速率。可选的，化学机械研磨的步骤包括:所述牺牲层的研磨速率不大于第一金属层的研磨速率的二十分之一。可选的，形成牺牲层的步骤之后，去除位于第一区域的伪栅的步骤之前，还包括:在所述牺牲层表面形成硬掩模；去除位于第一区域的硬掩模；去除位于第一区域的伪栅的步骤包括:以剩余的硬掩模为刻蚀掩模，刻蚀去除所述位于第一区域的伪栅。可选的，形成硬掩模的步骤包括，形成氮化钛材料的硬掩模。可选的，形成硬掩模的步骤包括，形成厚度在50?100埃范围内的硬掩模。可选的，去除位于第一区域的硬掩模的步骤包括，采用等离子刻蚀的方式去除位于第一区域的硬掩模。可选的，形成第一金属层的步骤包括，形成铝材料的第一金属层。可选的，形成第一金属层的步骤还包括，在形成铝材料的第一金属层之前，在所述第一开口的底部和侧壁上形成功函数金属层。可选的，在所述第一区域以及第二区域的衬底上分别形成伪栅的步骤包括，形成多晶硅材料的伪栅。可选的，形成第一栅极的步骤之后，还包括:去除剩余的牺牲层以暴露出位于第二区域中的伪栅；去除位于第二区域中的伪栅以在位于第二区域中的层间介质层中形成第二开P ；在所述第二开口中以及层间介质层表面形成第二金属层；通过化学机械研磨以去除层间介质层表面的第二金属层，位于所述第二开口中的第二金属层作为第二栅极。可选的，所述第一区域用于形成PM0S，所述第二区域用于形成NMOS ;或者，所述第一区域用于形成NM0S，所述第二区域用于形成PM0S。可选的，通过化学机械研磨去除部分第一金属层的步骤还包括:部分去除所述牺牲层。与现有技术相比，本专利技术的技术方案具有以下优点:在形成所述第一金属层之前，在位于第二区域的层间介质层以及伪栅表面形成牺牲层，这样在对所述第一金属层进行化学机械研磨时，可以使化学机械研磨不接触位于衬底第二区域中的伪栅，这样可以减少化学机械研磨过度去除第二区域中的伪栅而形成凹陷的问题，从而伪栅以及层间介质层构成的表面较为平整、高度较为一致，这样有利于减少后续形成栅极时可能发生的桥接问题。【附图说明】图1为现有技术中CMOS器件的结构示意图；图2至图10是本专利技术一实施例中各个步骤的结构示意图。【具体实施方式】为了解决晶体管容易与其他器件之间桥接的问题，分析后栅工艺的各个步骤，在采用化学机械研磨(Chemical Mechanical Polishing, CMP)去除不需要的部分金属层时，由于不同材料之间的(被)研磨速率(RR)可能存在较大差异，这会导致在化学机械研磨后，不同的材料之间存在高度差，从而造成桥接的问题。具体地，参考图1，制造CMOS器件需要分别形成PMOS与NMOS器件的栅极。以先形成PMOS器件中的金属栅极3为例，在通过化学机械研磨形成PMOS器件的金属栅极3时，此时的NMOS器件中仍然为待去除的伪栅4。虽然在通常情况下，对PMOS器件的金属栅极3进行的化学机械研磨在检测到所述层间介质层2时停止，但是由于化学机械研磨对伪栅4的研磨速率明显快于对金属栅极的研磨速率，因此位于NMOS器件中的伪栅4被去除的速度将明显快于PMOS器件中金属栅极3被去除的速度，进而导致NMOS器件的伪栅4以及伪栅周围的部分层间介质层2的表面容易产生凹陷，也就是说，此时所述CMOS器件中的表面形貌(topography)比较不平整，PMOS器件区域与NMOS器件区域之间存在加大的高度差。这种高度差会导致在所述NMOS器件中形成金属时，由于NMOS器件表面低于PMOS器件区域的表面，对NMOS器件金属层进行的化学机械研磨容易停止在表面相对较高的PMOS器件表面，无法研磨到NMOS器件区域中位于凹陷中的金属材料。这些剩余的金属材料很可能导致NMOS器件的金属栅极与周围的其它器件产生桥接现象。因此，为了解决上述问题，本专利技术提供一种，包括以下步骤:提供衬底，使所述衬底具有用于形成第一器件的第一区域以及第二器件的第二区域；在所述第一区域以及第二区域的衬底上分别形成伪栅；在所述第一区域以及第二区域的衬底上形成层间介质层，并使所述伪栅的表面与所述层间介质层的表面齐平；在位于第二区域的层间介质层以及位于第二区域的伪栅上形成牺牲层；去除位于第一区域的伪栅，以在第一区域的层间介质层中形成第一开口 ；在位于第二区域的牺牲层表面、第一区域的层间介质层表面以及第一开口中形成第一金属层；通过化学机械研磨去除部分第一金属层以及部分牺牲层，位当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种形成栅极的方法，其特征在于，包括：提供衬底，所述衬底具有用于形成第一器件的第一区域以及第二器件的第二区域；在所述第一区域以及第二区域的衬底上分别形成伪栅；在所述第一区域以及第二区域的衬底上形成层间介质层，并使所述伪栅的表面与所述层间介质层的表面齐平；在位于第二区域的层间介质层以及位于第二区域的伪栅上形成牺牲层；去除位于第一区域的伪栅，以在第一区域的层间介质层中形成第一开口；在位于第二区域的牺牲层表面、第一区域的层间介质层表面以及第一开口中形成第一金属层；通过化学机械研磨去除部分第一金属层，位于所述第一开口中的第一金属层作为第一栅极；在形成所述第一栅极后，去除所述牺牲层。

【技术特征摘要】

【专利技术属性】
技术研发人员：蒋莉，黎铭琦，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31