形成栅极的方法技术

一种形成栅极的方法，包括：提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层，所述伪栅极结构周围具有侧墙；第一湿法刻蚀去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度，所述第一湿法刻蚀对所述伪栅极和所述侧墙的刻蚀选择比小于19；第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽；在所述栅极沟槽内填充栅极材料，形成栅极。本发明专利技术有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。而且，不会损害半导体衬底。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及。
技术介绍
现有技术中，形成栅的工艺可分为前栅(gate first)工艺和后栅(gate last)工艺。前栅工艺是指先沉积栅介质层，在栅介质层上形成栅电极，然后进行源漏注入，之后进行退火工艺以激活源漏中的离子。前栅工艺其工艺步骤简单，但在进行退火时，栅电极不可避免地要承受高温，导致MOS管的阈值电压Vt漂移，影响管子性能。后栅工艺是指在退火工艺后，即在高温步骤后，刻蚀掉多晶硅伪栅，形成伪栅沟槽，再用合适的金属填充伪栅沟槽以形成栅电极，这样可以使栅电极避开高温，避免MOS管的阈值电压Vt漂移，影响管子性能。后栅工艺可以大大加宽栅电极的材料的选择范围，但是工艺变得更加复杂。在形成金属栅电极时，随着半导体器件尺寸越来越小，特别是在32nm及以下工艺中，由于伪栅沟槽宽度变小，使得金属材料的填充效率难以达到百分之百，即在伪栅沟槽中填入的金属中间会存在着一定的间隙，间隙不仅会增大栅电极的寄生电阻，而且还会造成MOS管可靠性降低等问题。2010年2月M日公开的公开号为“CN101656205A”的中国专利申请公开的“集成电路金属栅极结构及其制造方法”公开了一种形成金属栅极的方法，包括提供半导体衬底；在所述半导体衬底上形成伪栅极结构，其中，所述伪栅极结构包括多晶硅；除去所述伪栅极结构，以提供具有顶部和底部的沟槽，其中所述顶部和所述底部具有第一宽度；增加所述沟槽的顶部宽度，以提供第二宽度；以及，在包括所述第二宽度的所述沟槽中形成栅极， 其中所述形成栅极的步骤包括将第一金属沉积到所述沟槽中。该专利文献中公开的形成金属栅极的方法，在去除伪栅极结构后，增加沟槽顶部的宽度，以利于之后向沟槽内填充金属，改善金属的填充性。然而，该专利文献中利用氩(Ar)溅射工艺增加沟槽顶部宽度，这样容易对衬底造成破坏。
技术实现思路
本专利技术解决的问题是现有技术的形成金属栅极的方法容易损伤衬底。为解决上述问题，本专利技术提供一种，包括提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层， 所述伪栅极结构周围具有侧墙；第一湿法刻蚀去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度，所述第一湿法刻蚀对所述伪栅极和所述侧墙的刻蚀选择比小于19 ；第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽；在所述栅极沟槽内填充栅极材料，形成栅极。可选的，所述第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽包括第二湿法刻蚀去除剩余的伪栅极，形成暴露出所述栅介质层的栅极沟槽。可选的，所述第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽包括第二湿法刻蚀去除剩余的伪栅极，之后去除栅介质层，形成暴露出所述半导体衬底的第二沟槽；在所述第二沟槽内形成高k介质层，所述k值大于4. 5，覆盖所述第二沟槽的侧壁和底部，形成栅极沟槽。可选的，所述第一沟槽的高度为所述伪栅极高度的1/4 4/5 ；所述第一沟槽的顶部宽度为所述伪栅极宽度的21/20 3/2。可选的，所述第一湿法刻蚀使用的溶液中含有硝酸和氟化氨。可选的，所述第一湿法刻蚀使用的溶液中含有硝酸和氢氟酸。可选的，所述第二湿法刻蚀使用的溶液为四甲基氢氧化铵溶液。可选的，所述第一沟槽暴露出的所述侧墙的侧壁沿逆时针方向偏离所述半导体衬底表面的角度大于93°。可选的，用第三湿法刻蚀去除栅介质层。可选的，所述伪栅极的材料选自硅、锗、锗硅、氮化硅、氧化硅中的一种或者他们的任意组合。可选的，所述栅极材料选自铪、锆、钛、铝、钽、钯、钼、钴、镍、钨、银、铜、金、导电的金属氮化物、导电的金属碳化物、导电的金属硅化物其中之一或者他们的任意组合。与现有技术相比，本专利技术具有以下优点本专利技术，在半导体衬底上形成伪栅极结构后，首先用对伪栅极和侧墙具有低选择比(小于19)的第一湿法刻蚀去除部分伪栅极和伪栅极周围的侧墙，在伪栅极和侧墙上形成第一沟槽，第一沟槽的顶部宽度大于底部宽度，然后再用对伪栅极和侧墙具有高选择比的第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽，该栅极沟槽的顶部宽度自然而然大于底部宽度，之后在栅极沟槽内填充栅极材料形成栅极。由于形成的栅极沟槽顶部宽度大于底部宽度，有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。而且，本专利技术利用湿法刻蚀(第一湿法刻蚀和第二湿法刻蚀) 形成顶部宽度大于底部宽度的栅极沟槽，从而不会损害半导体衬底。在本专利技术的具体实施例中，去除剩余的伪栅极后还去除栅介质层，形成第二沟槽， 之后在第二沟槽内先形成一层高k介质层，覆盖第二沟槽的底部和侧壁形成栅极沟槽，该栅极沟槽的顶部宽度自然而然大于底部宽度，然后填充栅极材料形成栅极。这样本专利技术具体实施例在栅极周围形成了高k介质层，可以进一步解决由于随着半导体器件的缩小，相应的栅介质层的厚度相应的变薄，容易引起泄漏电流的问题。附图说明图1是本专利技术具体实施方式的的流程图；图加 图2f为本专利技术第一实施例的的剖面结构示意图；图3a 图!Be为本专利技术第二实施例的的剖面结构示意图。具体实施例方式本专利技术具体实施方式的，在半导体衬底上形成伪栅极结构后，首先用对伪栅极和侧墙具有低选择比(小于19)的第一湿法刻蚀去除部分伪栅极和伪栅极周围的侧墙，在伪栅极和侧墙上形成第一沟槽，第一沟槽的顶部宽度大于底部宽度，然后再用对伪栅极和侧墙具有高选择比的第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽，该栅极沟槽的顶部宽度自然而然大于底部宽度，之后在栅极沟槽内填充栅极材料形成栅极。由于形成的栅极沟槽顶部宽度大于底部宽度，有利于栅极材料的填充，改善栅极材料的填充性能，避免或者至少减少在栅极中形成空隙。而且，本专利技术利用湿法刻蚀形成顶部宽度大于底部宽度的栅极沟槽，不会损害半导体衬底。为了使本领域的技术人员可以更好的理解本专利技术，下面结合附图详细说明本专利技术的具体实施方式。图1是本专利技术具体实施方式的的流程图，参考图1，本专利技术具体实施方式的包括步骤S11，提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层，所述伪栅极结构周围具有侧墙；步骤S12，第一湿法刻蚀去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度，所述第一湿法刻蚀对所述伪栅极和所述侧墙的刻蚀选择比小于19 ；步骤S13，第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽；步骤S14，在所述栅极沟槽内填充栅极材料，形成栅极。图加 图2f为本专利技术第一实施例的的剖面结构示意图，为了使本领域技术人员可以更好的理解本专利技术具体实施方式的，下面结合具体实施例并结合参考图1和图加 图2f详细说明本专利技术具体实施方式的。结合参考图1和图2c，执行步骤S11，提供半导体衬底20，在所述半导体衬底20 上形成有介质层23，在所述介质层23中形成有伪栅极结构，所述伪栅极结构包括伪栅极22 和位于所述半导体衬底20与伪栅极22之间的栅介质层21，所述伪栅极结构周围具有侧墙 24。具体为参考图2a，提供半导体衬底20，在所述半导体衬底上依次形成栅介质层21'和薄膜层22'。半导体衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成栅极的方法，其特征在于，包括提供半导体衬底，在所述半导体衬底上形成有介质层，在所述介质层中形成有伪栅极结构，所述伪栅极结构包括伪栅极和位于所述半导体衬底与伪栅极之间的栅介质层，所述伪栅极结构周围具有侧墙；第一湿法刻蚀去除部分所述伪栅极和侧墙，在所述伪栅极和所述侧墙上形成第一沟槽，所述第一沟槽的顶部宽度大于底部宽度，所述第一湿法刻蚀对所述伪栅极和所述侧墙的刻蚀选择比小于19 ；第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽；在所述栅极沟槽内填充栅极材料，形成栅极。2.如权利要求1所述的形成栅极的方法，其特征在于，所述第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽包括第二湿法刻蚀去除剩余的伪栅极，形成暴露出所述栅介质层的栅极沟槽。3.如权利要求1所述的形成栅极的方法，其特征在于，所述第二湿法刻蚀去除剩余的伪栅极，形成栅极沟槽包括第二湿法刻蚀去除剩余的伪栅极，之后去除栅介质层，形成暴露出所述半导体衬底的第二沟槽；在所述第二沟槽内形成高k介质层，所述k值大于4. 5，覆盖所述第二沟槽的侧壁和底部，形成栅极沟槽。4.如权利要求1 3任一项所述的形成栅极的方法，其特征在于，所述第一...

【专利技术属性】
技术研发人员：洪中山，李凡，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：