【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种获取离子掺杂工艺参数及半导体结构的形成方法。
技术介绍
1、随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短mosfet场效应管的沟道长度。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(sce：short-channel effects)更容易发生。
2、因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且finfet相对于其他器件，与现有集成电路制造具有更好的兼容性。
技术实现思路
1、本专利技术实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。
2、为解决上述问题，本专利技术实施例提供一种获取离子掺杂工艺参数的方法，包括：提供多个基底，所述基底包括用于形成mos晶体管的器件区，所述器件区的基底中形成有阱区，所述mos晶体管具有预设电性参数；在多个所述器件区的所述基底上形成具有不同厚度的栅介质层、以及覆盖所述栅介质层的栅极结构；在具有相同厚度的所述栅
3、相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成mos晶体管的器件区，所述器件区的基底中形成有阱区，所述器件区的所述基底顶部形成有栅介质层，所述mos晶体管具有预设电性参数；在所述器件区的所述栅介质层的顶部形成栅极结构；获取所述栅介质层的实际厚度；获取所述栅介质层的厚度值与预设离子掺杂工艺的离子掺杂工艺参数的映射关系，所述映射关系为在所述预设电性参数的值为相同值的条件下，所述栅介质层的不同厚度值对应的离子掺杂工艺参数，所述预设离子掺杂工艺适于调整所述mos晶体管的预设电性参数，所述相同值为所述预设电性参数的目标值；根据所述映射关系和所述栅介质层的实际厚度，确定所述栅介质层的实际厚度值对应的所述预设离子掺杂工艺的离子掺杂工艺参数，并以对应的所述离子掺杂工艺参数对所述栅极结构两侧的基底进行所述预设离子掺杂工艺。
4、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
5、本专利技术实施例提供一种半导体结构的形成方法，获取栅介质层的实际厚度，获取栅介质层的厚度值与预设离子掺杂工艺的离子掺杂工艺参数的映射关系，映射关系为在预设电性参数的值为相同值的条件下，栅介质层的不同厚度值对应的离子掺杂工艺参数，预设离子掺杂工艺适于调整mos晶体管的预设电性参数，相同值为预设电性参数的目标值，根据映射关系和栅介质层的实际厚度，确定栅介质层的实际厚度值对应的预设离子掺杂工艺的离子掺杂工艺参数，并以对应的离子掺杂工艺参数对栅极结构两侧的基底进行预设离子掺杂工艺。即通过获取栅介质层的实际厚度值，来确定对栅极结构两侧露出的基底进行预设离子掺杂工艺的工艺参数，从而能够根据栅介质层的实际厚度值来实时调整相对应的预设离子掺杂工艺的离子掺杂工艺参数，以进行补偿，来减小栅介质层厚度发生波动对mos晶体管的电学性能的影响，进而提高了半导体结构的电学性能和良率。
本文档来自技高网...【技术保护点】
1.一种获取离子掺杂工艺参数的方法，其特征在于，包括：
2.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述预设电性参数包括开启电压、饱和电流和击穿电压中的一种或多种。
3.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述离子掺杂工艺参数包括离子掺杂剂量和注入能量中的一种或两种。
4.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述预设离子掺杂工艺包括轻掺杂漏极离子注入、口袋离子注入。
5.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，在所述映射关系中，所述栅介质层的厚度值与所述预设离子掺杂工艺的离子掺杂工艺参数一一对应。
6.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述器件区的类型为一个或多个，且多个类型的所述器件区用于形成不同类型的MOS晶体管；
7.如权利要求6所述的获取离子掺杂工艺参数的方法，其特征在于，按照所述器件区用于形成的MOS晶体管的类型，所述器件区包括第一区和第二区中的一种或多种，且所述第一区和第二区用于形成不同工作电压
8.一种半导体结构的形成方法，其特征在于，包括：
9.如权利要求8所述的半导体结构的形成方法，其特征在于，获取所述映射关系的步骤包括：获取在相同厚度的所述栅介质层的条件下，所述预设电性参数与所述预设离子掺杂工艺的不同离子掺杂工艺参数之间的第一关系；
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述预设电性参数包括开启电压、饱和电流和击穿电压中的一种或多种。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，所述预设离子掺杂工艺的工艺参数包括离子掺杂剂量和注入能量中的一种或两种。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，对所述栅极结构两侧的基底进行所述预设离子掺杂工艺包括轻掺杂漏极离子注入、袋形离子注入。
13.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述映射关系中，所述栅介质层的厚度值与所述预设离子掺杂工艺的离子掺杂工艺参数一一对应。
14.如权利要求8所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述器件区包括第一区和第二区，所述第一区和第二区用于形成不同工作电压的MOS晶体管，所述第一区和第二区形成的栅介质层的实际厚度值不同；
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一区包括NMOS区域和PMOS区域中的一种或多种，所述第二区包括NMOS区域和PMOS区域中的一种或多种；
...【技术特征摘要】
1.一种获取离子掺杂工艺参数的方法，其特征在于，包括：
2.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述预设电性参数包括开启电压、饱和电流和击穿电压中的一种或多种。
3.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述离子掺杂工艺参数包括离子掺杂剂量和注入能量中的一种或两种。
4.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述预设离子掺杂工艺包括轻掺杂漏极离子注入、口袋离子注入。
5.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，在所述映射关系中，所述栅介质层的厚度值与所述预设离子掺杂工艺的离子掺杂工艺参数一一对应。
6.如权利要求1所述的获取离子掺杂工艺参数的方法，其特征在于，所述器件区的类型为一个或多个，且多个类型的所述器件区用于形成不同类型的mos晶体管；
7.如权利要求6所述的获取离子掺杂工艺参数的方法，其特征在于，按照所述器件区用于形成的mos晶体管的类型，所述器件区包括第一区和第二区中的一种或多种，且所述第一区和第二区用于形成不同工作电压的mos晶体管；
8.一种半导体结构的形成方法，其特征在于，包括：
9.如权利要求8所述的半导体结构的形成方法，其特征在于，获取所...
【专利技术属性】
技术研发人员：李俊林，苑振升，崔永奎，宋珊珊，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。