【技术实现步骤摘要】
本专利技术实施例涉及半导体封装，尤其涉及一种封装结构和封装方法。
技术介绍
1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。相应的，对集成电路的封装要求也日益提高，在多芯片组件(multichip-module，mcm)x、y平面内的二维封装的基础上，沿z方向堆叠的3d封装技术得到了充分发展，且所述3d封装技术具有更高密度。
2、三维集成电路(3d ic：three-dimensional integrated circuit)是利用先进的芯片堆叠技术制备而成，将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快，从而满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。
3、根据三维集成电路中芯片间连接方法的不同，使堆叠的芯片能互连的技术分为金属引线封装(wire bonding)、倒装芯片封装(wafer bonding)以及穿透硅通孔封装(through silicon via，tsv)。其中，由于tsv封装技术具有能够使芯片在三维方向堆叠的密度增大、芯片之间的互连线缩短、外形尺寸减小，并且可以大大改善芯片速度和低功耗的性能，成为了三维集成电路中堆叠芯片实现互连的最常用的方法。
技术实现思路
1、本专利技术实施例解决的问题是提供一种封装结构和封装方法，提高封装可靠性。
2、为解决上述问题，
3、相应的，本专利技术实施例还提供一种封装方法，包括：提供多个晶圆，晶圆包括键合面，键合面上形成有焊垫，焊垫的顶面低于键合面，晶圆包括第一晶圆和第二晶圆；在焊垫上形成互连层，互连层填充焊垫顶面低于键合面的空间；将第一晶圆与第二晶圆相键合，第一晶圆的键合面与第二晶圆的键合面相对设置，第一晶圆和第二晶圆的互连层相互接触并实现键合。
4、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
5、本专利技术实施例提供的封装结构中，互连层位于焊垫上，并填充焊垫顶面低于键合面的空间，第一晶圆和第二晶圆的互连层相互接触并实现键合；由于工艺和材料的影响，焊垫的顶面通常低于键合面，本专利技术实施例中，互连层位于焊垫上，并填充焊垫顶面低于键合面的空间，补偿焊垫的凹陷(dishing)现象，提高键合面的表面平坦度，有利于减小第一晶圆和第二晶圆键合面处产生空洞缺陷的概率，从而提高第一晶圆和第二晶圆的键合效果，进而提高封装结构的良率，相应提高了封装可靠性。
6、本专利技术实施例提供的封装方法中，在焊垫上形成互连层，互连层填充焊垫顶面低于键合面的空间；由于工艺和材料的影响，焊垫的顶面通常低于键合面，本专利技术实施例中，互连层形成于焊垫上，并填充焊垫顶面低于键合面的空间，补偿焊垫的凹陷现象，提高键合面的表面平坦度，有利于减小第一晶圆和第二晶圆键合时，在键合面处产生空洞缺陷的概率，从而提高第一晶圆和第二晶圆的键合效果，进而提高封装结构的良率，相应提高了封装可靠性。
本文档来自技高网...【技术保护点】
1.一种封装结构，其特征在于，包括：
2.如权利要求1所述的封装结构，其特征在于，所述第一晶圆的互连层与所述第二晶圆的互连层为一体结构。
3.如权利要求1所述的封装结构，其特征在于，所述第一晶圆和第二晶圆的键合面相接触。
4.如权利要求1所述的封装结构，其特征在于，所述晶圆还包括：介质层，位于所述键合面一侧，所述介质层露出的面为所述键合面；
5.如权利要求1所述的封装结构，其特征在于，所述互连层的材料包括锡膏或银浆。
6.一种封装方法，其特征在于，包括：
7.如权利要求6所述的封装方法，其特征在于，在所述焊垫上形成互连层的步骤包括：形成覆盖所述键合面和焊垫的第一互连材料层；
8.如权利要求7所述的封装方法，其特征在于，形成覆盖所述键合面和焊垫的第一互连材料层的步骤中，位于所述焊垫上的第一互连材料层顶面低于所述键合面。
9.如权利要求7所述的封装方法，其特征在于，采用刷涂工艺形成覆盖所述键合面和焊垫的第一互连材料层。
10.如权利要求7所述的封装方法，其特征在于，去除覆盖所述
11.如权利要求10所述的封装方法，其特征在于，所述第一加热处理的加热温度为30℃至700℃。
12.如权利要求6所述的封装方法，其特征在于，采用喷墨打印工艺在所述焊垫上形成互连层。
13.如权利要求12所述的封装方法，其特征在于，采用喷墨打印工艺在所述焊垫上形成互连层的步骤包括：对每个所述焊垫进行滴膏处理；所述滴膏处理包括：对准所述焊垫；在所述焊垫上方滴下材料形成所述互连层。
14.如权利要求6所述的封装方法，其特征在于，采用丝网印刷工艺在所述焊垫上形成互连层。
15.如权利要求14所述的封装方法，其特征在于，采用丝网印刷工艺在所述焊垫上形成互连层的步骤包括：在所述键合面上覆盖丝网，所述丝网具有露出焊垫的开口；
16.如权利要求12或14所述的封装方法，其特征在于，在所述焊垫上形成互连层后，将所述第一晶圆与所述第二晶圆相键合之前，还包括：对所述互连层进行第二加热处理。
17.如权利要求16所述的封装方法，其特征在于，所述第二加热处理的加热温度为30℃至700℃。
18.如权利要求6所述的封装方法，其特征在于，将所述第一晶圆与所述第二晶圆相键合后，所述封装方法还包括：对所述互连层进行第三加热处理。
19.如权利要求18所述的封装方法，其特征在于，所述第三加热处理的加热温度为30℃至700℃。
20.如权利要求6所述的封装方法，其特征在于，提供多个所述晶圆的步骤中，所述晶圆位于所述键合面一侧形成有介质层，所述介质层露出的面为所述键合面，所述焊垫位于所述介质层中。
...【技术特征摘要】
1.一种封装结构，其特征在于，包括：
2.如权利要求1所述的封装结构，其特征在于，所述第一晶圆的互连层与所述第二晶圆的互连层为一体结构。
3.如权利要求1所述的封装结构，其特征在于，所述第一晶圆和第二晶圆的键合面相接触。
4.如权利要求1所述的封装结构，其特征在于，所述晶圆还包括：介质层，位于所述键合面一侧，所述介质层露出的面为所述键合面；
5.如权利要求1所述的封装结构，其特征在于，所述互连层的材料包括锡膏或银浆。
6.一种封装方法，其特征在于，包括：
7.如权利要求6所述的封装方法，其特征在于，在所述焊垫上形成互连层的步骤包括：形成覆盖所述键合面和焊垫的第一互连材料层；
8.如权利要求7所述的封装方法，其特征在于，形成覆盖所述键合面和焊垫的第一互连材料层的步骤中，位于所述焊垫上的第一互连材料层顶面低于所述键合面。
9.如权利要求7所述的封装方法，其特征在于，采用刷涂工艺形成覆盖所述键合面和焊垫的第一互连材料层。
10.如权利要求7所述的封装方法，其特征在于，去除覆盖所述键合面的第一互连材料层，保留位于所述焊垫上的第一互连材料层作为所述互连层的步骤包括：对所述第一互连材料层进行第一加热处理，使位于所述键合面上的第一互连材料层汇聚于所述焊垫顶面低于所述键合面的空间。
11.如权利要求10所述的封装方法，其特征在于，所述第一加热处理的加热温度为30℃至700℃...
【专利技术属性】
技术研发人员：史鲁斌，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。