【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，mosfet的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，sce)更容易发生。
2、因此，为了更好的适应特征尺寸的减小，mos晶体管的电学性能仍有待提高。
技术实现思路
1、本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高半导体结构的性能。
2、为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底，衬底包括用于形成mos晶体管的沟道区域以及位于沟道区域两侧的源漏区域；凹槽，位于沟道区域的衬底中；栅极结构，位于沟道区域的衬底顶部以及凹槽中；源漏掺杂层，位于栅极结构两侧的衬底中。
3、相应的，本专利技术实施例提供一种半导体结构的形成方法，包括：提供衬底，衬底包括用于形成mos晶体管的沟道区域以及位于沟道区域两侧的源漏区域；在衬底中形成阱区，阱区的顶部与衬底的顶部相齐平、以及在源漏区域的衬底中形成轻掺杂漏区，轻掺杂漏区中掺杂离子的类型与阱区中掺杂离子的类型不同；在沟道区域的衬底
4、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
5、本专利技术实施例提供一种半导体结构的形成方法，在沟道区域的衬底中形成凹槽，凹槽的底部低于源漏区域的衬底的顶部，形成凹槽之后，在沟道区域的衬底顶部形成栅极结构，在栅极结构两侧的轻掺杂漏区中形成源漏掺杂层，由于凹槽的底部低于源漏区域的衬底的顶部，凹槽底部的衬底用于作为mos晶体管的导电沟道，栅极结构与轻掺杂漏区的重叠区域，与mos晶体管的导电沟道在垂直方向上分隔开，相应的，可以通过调整凹槽侧壁的轻掺杂漏区中的离子掺杂浓度来降低栅极结构与轻掺杂漏区重叠区域的栅致漏端泄漏电流(gate induced drain leakage,gidl)之间产生的泄露电流大小，同时，也减少了凹槽侧壁的轻掺杂漏区中的掺杂离子对mos晶体管的导电沟道产生影响，降低了mos晶体管的导电沟道中产生的泄露电流大小，从而使整个mos晶体管中的泄露电流得到降低，进而提高了半导体结构的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：阱区，位于所述衬底中，所述阱区的顶部与所述衬底的顶部相齐平，所述阱区中掺杂离子的类型，与所述源漏掺杂层中掺杂离子的类型不同。
3.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：轻掺杂漏区，位于所述源漏区域的阱区中，所述轻掺杂漏区中掺杂离子的类型与所述阱区中掺杂离子的类型不同；
4.如权利要求1所述的半导体结构，其特征在于，所述凹槽的底部拐角处为圆角。
5.如权利要求1所述的半导体结构，其特征在于，沿所述衬底表面的法线方向，所述凹槽的底部至顶部的距离为10纳米至3000纳米。
6.一种半导体结构的形成方法，其特征在于，包括：
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述沟道区域的衬底中形成凹槽的步骤包括：在所述衬底的顶部形成图形化的掩膜层，所述掩膜层露出所述沟道区域的衬底顶部；以所述掩膜层为掩膜，去除所述沟道区域的部分衬底，在所述沟道区域的衬底中形成凹槽。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液包括TMAH溶液和IPA溶液的混合溶液；工艺温度为50℃至90℃。
10.如权利要求6所述的半导体结构的形成方法，其特征在于，沿所述衬底表面的法线方向，所述凹槽的底部至顶部的距离为10纳米至3000纳米。
11.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述凹槽之后，在形成所述栅极结构之前，还包括：对所述凹槽的底部拐角进行圆角化处理。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，对所述凹槽的底部拐角进行圆角化处理的步骤包括：对所述凹槽露出的衬底、以及源漏区域的衬底顶部进行氧化处理，在所述凹槽的底部和侧壁、以及源漏区域的衬底顶部形成牺牲层；去除牺牲层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的工艺包括原位水汽生成工艺或者垂直炉管工艺。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氧化硅。
15.如权利要求12所述的半导体结构的形成方法，其特征在于，沿所述衬底表面的法线方向，所述牺牲层的厚度为10埃至1000埃。
16.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的刻蚀溶液包括氢氟酸或缓冲氧化物刻蚀液。
17.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述阱区和所述轻掺杂漏区之后，形成所述凹槽；或者，在形成所述凹槽之后，形成所述阱区和所述轻掺杂漏区。
18.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述阱区和轻掺杂漏区的步骤包括：对所述衬底进行第一掺杂处理，在所述衬底中形成阱区，所述阱区的顶部与所述衬底的顶部相齐平；形成所述阱区之后，对所述源漏区域的阱区进行第二掺杂处理，在所述源漏区域的阱区中形成轻掺杂漏区。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述第一掺杂处理包括离子注入工艺；
20.如权利要求6所述的半导体结构的形成方法，其特征在于，所述MOS晶体管包括PMOS晶体管和NMOS晶体管中的一种或两种。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：阱区，位于所述衬底中，所述阱区的顶部与所述衬底的顶部相齐平，所述阱区中掺杂离子的类型，与所述源漏掺杂层中掺杂离子的类型不同。
3.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：轻掺杂漏区，位于所述源漏区域的阱区中，所述轻掺杂漏区中掺杂离子的类型与所述阱区中掺杂离子的类型不同；
4.如权利要求1所述的半导体结构，其特征在于，所述凹槽的底部拐角处为圆角。
5.如权利要求1所述的半导体结构，其特征在于，沿所述衬底表面的法线方向，所述凹槽的底部至顶部的距离为10纳米至3000纳米。
6.一种半导体结构的形成方法，其特征在于，包括：
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述沟道区域的衬底中形成凹槽的步骤包括：在所述衬底的顶部形成图形化的掩膜层，所述掩膜层露出所述沟道区域的衬底顶部；以所述掩膜层为掩膜，去除所述沟道区域的部分衬底，在所述沟道区域的衬底中形成凹槽。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述凹槽的工艺包括湿法刻蚀工艺。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液包括tmah溶液和ipa溶液的混合溶液；工艺温度为50℃至90℃。
10.如权利要求6所述的半导体结构的形成方法，其特征在于，沿所述衬底表面的法线方向，所述凹槽的底部至顶部的距离为10纳米至3000纳米。
11.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述凹槽之后，在形成所述栅极结...
【专利技术属性】
技术研发人员：吴瑞伟，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。