半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底，具有第一型掺杂离子的第一阱区和具有第二型掺杂离子的第二阱区，第一阱区和第二阱区相邻排布，第一型掺杂离子和第二型掺杂离子的导电类型不同；多个间隔排布设置的重掺杂区，包括第一重掺杂区、第二重掺杂区和悬浮重掺杂区；第一重掺杂区位于第一阱区中且具有第二型掺杂离子；悬浮重掺杂区位于第二阱区中且具有第一型掺杂离子，悬浮重掺杂区与第一重掺杂区相邻设置，悬浮重掺杂区的侧壁与第一阱区的侧壁相触；第二重掺杂区位于第二阱区中，第二重掺杂区与悬浮重掺杂区相邻设置，且第二重掺杂区具有第一型掺杂离子。本发明专利技术增大了半导体器件的工作窗口，进而提高了半导体结构的性能。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

1、集成电路容易受到静电的破坏，一般在电路的输入输出端或电源保护装置会设计保护电路，以防止内部电路因受到静电而受损坏。在现有的集成电路设计中，常采用可控硅(silicon-controlrectifier，scr)器件作为静电保护(electrostatic discharge，esd)器件以减少静电破坏。

2、然而随着半导体集成电路(integrated circuit，ic)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。

3、因此，现有技术中的静电保护结构的性能有待提高。

技术实现思路

1、本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，以提高静电保护结构的性能。

2、为解决上述问题，本专利技术实施提供一种半导体结构，包括：基底，基底中形成具有第一型掺杂离子的第一阱区和具有第二型掺杂本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，沿所述第一阱区和第二阱区排布方向，所述悬浮重掺杂区的宽度范围为1微米～4微米。

3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅极结构，位于相邻所述重掺杂区之间的基底上，所述栅极结构均为悬浮栅极结构；或者位于所述第二重掺杂区与悬浮重掺杂区之间的栅极结构用于加载电压信号，其余的所述栅极结构均为悬浮栅极结构。

4.如权利要求3所述的半导体结构，其特征在于，位于所述第二重掺杂区与悬浮重掺杂区之间的栅极结构的宽度范围为0.2微米～2微米。

5...

【技术特征摘要】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，沿所述第一阱区和第二阱区排布方向，所述悬浮重掺杂区的宽度范围为1微米～4微米。

3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅极结构，位于相邻所述重掺杂区之间的基底上，所述栅极结构均为悬浮栅极结构；或者位于所述第二重掺杂区与悬浮重掺杂区之间的栅极结构用于加载电压信号，其余的所述栅极结构均为悬浮栅极结构。

4.如权利要求3所述的半导体结构，其特征在于，位于所述第二重掺杂区与悬浮重掺杂区之间的栅极结构的宽度范围为0.2微米～2微米。

5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：悬浮阱区，位于所述悬浮重掺杂区底部的所述第二阱区中，所述悬浮阱区的顶部与所述悬浮重掺杂区的底部相触，所述悬浮阱区的侧壁与所述第一阱区的相对侧壁具有间隔，且所述悬浮阱区具有所述第一型掺杂离子。

6.如权利要求5所述的半导体结构，其特征在于，所述悬浮重掺杂区具有背向所述第一阱区的第一侧壁，所述悬浮阱区具有背向所述第一阱区的第二侧壁，所述第二侧壁相对于所述第一侧壁靠近所述第一阱区。

7.如权利要求5所述的半导体结构，其特征在于，所述悬浮阱区的底部与所述第二阱区的底部重合。

8.如权利要求5所述的半导体结构，其特征在于，沿所述第一阱区和第二阱区排布方向，所述悬浮阱区的宽度范围为1微米至3微米。

9.如权利要求1所述的半导体结构，其特征在于，所述重掺杂区还包括：

10.如权利要求1所述的半导体结构，其...

【专利技术属性】
技术研发人员：余栋林，罗浩，金海波，潘晶，阎大勇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：