制造FET栅极的方法技术

一种制造具有多个材料的ＦＥＴ栅极的方法，包括沉积虚设区域（８），其后通过保形沉积每个金属层构成的一个层且其后进行各向异性的回蚀以留下虚设区域的侧面（１０）上的金属层从而在栅极电介质（６）上形成多个金属层（１６，１８，２０）。其后，去除虚设区域以留下金属层（１６，１８，２０）作为栅极电介质（６）上的栅极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造FET栅极的方法，尤其涉及一种制造具有 多个不同的金属层的FET栅极的方法。
技术介绍
几十年来，在电流驱动、开关功率、跨导、和频率方面，MOSFET 的固有性能有了很大提高。多方面的研发导致了这些提高，包括例如 新材料、先进的工艺步骤、和新的器件架构。众多重要的用于改善性 能的研发之一已经导致MOSFET栅极长度縮短。然而，当MOSFET栅极长度縮短到深亚微米长度尺度，即远小 于l^im时，固有的器件性能由于多种原因而下降，这些原因被统称 为短沟道效应。 一个效应是漏致势垒降低效应(DIBL)，其在沟道 长度变得可与沟道深度相比时出现。在此情况下，栅极逐渐失去对沟 道的控制，而由漏极控制，从而当漏极电压改变时，将导致阈值电压 的改变。第二个效应是由高电场所加速的热载流子导致碰撞电离。第 三个效应是在高漏偏压下夹断位置朝着源极移动。这意味着沟道长度 随着漏偏压而改变，从而导致了有限的输出跨导。另一短沟道效应是栅极传输效率。电荷载体克服了靠近源极的 势垒并且以低速率被注入沟道。其后，它们加速流向漏极。然而，电 流主要是通过靠近源极的势垒处的低速所确定的。在国际半导体技术蓝图(ITRS)所公布的65nm蓝图节点之后，提出了使用一些使用薄硅衬底的新架构。这些架构包括全耗尽绝缘体 上硅(FDSOI)或双栅FinFETS。然而，这些手段没有涉及栅极传输 效率。M Shur在APP1. Phys. Lett的第54巻(1989)第162页的"Split gate field effect transistor "中提出了解决该问题的 一 种理论上的途径，其在理论上描述了具有在纵向上(沿着栅极长度)变化的阈值电压的MOSFET具有改善了的栅极传输特性。在NMOS情况下，所提出的 实际实现方式是具有分裂栅极的FET，沟道的漏极端上的栅极具有正 向偏置偏移。因此，有效的栅极过驱动(或摆动)，即，施加的电压 减去阈值电压，在源极端很小。这继而导致在源极端出现较高阻抗， 该较高阻抗又导致源极端出现较高的纵向电场。这些较高的电场提高 了源极端处的电荷加速度，这提高了平均速度并因此提高了电流。 然而，分裂栅极结构在制造时并不可行。另一结构由Long等人在IEEE transactions on electronic devices 第46巻(1999)第865页的"Dual material gate (DMG) field effect transistor"中提出。这种结构使用了由两个不同金属层制成的栅极， 所述两个不同的金属层具有沿着沟道长度的不同的功函数。尤其，对 于NMOS来说，沟道的源极端上的金属层栅极具有比沟道的漏极端 上的金属层栅极高的功函数，这导致了较高的阈值电压，因此，导致 了较低的栅极过驱动。对于PMOS来说，源极端上的金属层栅极将 具有较低的功函数。Long等人甚至使用倾斜蒸发方法制造了具有lpm长度的器件。然而，就本申请人所知道的，还没有人提出过可达到的制造方 法能够产生这样的纵向变化栅极电压，即使在短于lOOnm的非常短 的栅极长度上也不能产生该电压。因此，还是需要适当的制造工艺和根据该工艺制造的按比例縮 放的器件。
技术实现思路
根据本专利技术，提供一种制造FET的方法。通过在虚设结构(dummy structure)的侧面上限定金属层，可 用具有不同功函数的多个栅极金属层制造具有非常短的栅极长度的晶体管。注意，在本申请中使用的术语"金属层"包括由金属、诸如掺 杂多晶硅之类的导电半导体、以及诸如硅化物和氮化物之类的材料组成的层，这些材料都导电。 附图说明现在将参照附图通过示例来描述本专利技术的实施例，其中图1至图5是根据本专利技术的制造FET的方法的第一实施例的侧视图6和图7是图1至图5的方法的步骤的俯视图8是根据本专利技术的制造FET的方法的第二实施例的侧视以及图9是图8的方法的一个步骤的俯视图。该图是示意性的且不是按比例的。实际上，为了清楚起见，侧 视图的垂直尺寸被放大了。具体实施例方式下面参照图1至图7来描述根据本专利技术的第一实施例的方法。 尤其参照FET的形成来描述该方法；本领域技术人员应该理解还可 形成诸如互连部件之类的其它部件。参照图1，例如由硅制成的半导体衬底2具有一些形成在其中的 绝缘结构4，例如，浅沟道绝缘结构。其后，栅极电介质6形成在衬 底2的上表面上。随后，通过沉积材料层来在栅极电介质上形成虚设结构8，进行 平板印刷以限定虚设结构区域9并蚀刻。在该示例中，由100nm厚 的多晶硅层来形成虚设结构。这导致了图1的结构，其中，虚设结构 8具有侧面10和顶面12。如图2所示，具有第一功函数的第一金属层16被以保形的方式 沉积，g卩，在虚设结构8的侧面IO和虚设结构8的顶面12之上沉积。 适当的保形沉积技术是原子层沉积(ALD)。接下来的步骤是各向异性地回蚀第一金属层16以将其从虚设结 构8的顶面12和栅极电介质6的顶面之上去除，同时留下虚设结构 8的侧面IO上的第一金属层16，如图3所示。接下来，重复图2和图3的沉积和回蚀工艺以按需要沉积多个附加金属层。首先，沉积一个金属层，其后该层被各向异性地回蚀以仅留下该虚设结构的侧面IO上的该金属层。图4示出了具有第一功函数的金属层的第一金属层16、具有第 二功函数的第二金属层18、和具有第三功函数的第三金属层20被沉 积在虚设结构8的侧面IO上的情况。这些第一、第二、和第三金属 层将一起构成被形成的FET的栅极。因此，虚设结构8的高度确定 了栅极厚度，并且金属层的总沉积厚度确定了栅极长度。其后，通过有选择的蚀刻去除虚设结构8，并且通过注入来形成 低掺杂源极区域22和漏极区域24来使工艺继续，如图5所示。其 后，工艺可继续，例如，通过以通常的方式来形成间隔层和较高的掺 杂的源极和漏极区域。图6以俯视图示出了图5的步骤。可以看到，金属层16、 18、 和20环绕一个已经去除了虚设结构8的矩形，即虚设结构区域9。 应该注意，金属层16、 18、和20使在工艺的该阶段所形成的两个晶 体管短接。因此，如图7所示，使用掩模和蚀刻步骤来从区域28去除金属 层16、 18、和20以使得两个晶体管断开连接。随后，为各个晶体管 形成了分开的触点26，并且工艺继续以完成晶体管对。图7中由箭头30示出晶体管的纵向(长度)方向。应该看到， 所得的晶体管具有三个不同的栅极金属层，可为它们选择不同的功函 数。因此，该方法提供了制作具有不同的功函数的晶体管的方法以 减小短栅极长度效应，即使晶体管具有在低于100nm的范围内的非 常短的栅极长度，也可以制造，这是由于栅极的长度由金属层的厚度 确定，而金属层例如由可精确控制的原子层沉积方式来沉积。通过适当地选择栅极金属层，短沟道效应将被抑制，并且传输 效率特性被提高。注意，在该实施例中，示出了沟道绝缘结构4延伸通过虚设结 构区域9的中心，因此使得两个晶体管彼此绝缘。在可选的实施例(未示出)中，省略了这样的绝缘，这意味着由于在虚设结构区域9中存在单注入，所以两个漏极区域24彼此连 接。因此，在此情况下，晶体管具有公共漏极。通过在虚设结构区域 中共同形成源极区域22来以类似方式提供公共源极。具有公共源极 或漏极的晶体管本文档来自技高网...

【技术保护点】
一种制造ＦＥＴ的方法，包括：　在半导体区域（２）上沉积栅极电介质（６）；　在虚设结构区域（９）中的栅极电介质上沉积虚设结构（８），并且形成虚设结构的图案以具有限定的边沿（１０）；　在栅极电介质和虚设结构上保形地沉积具有第一 功函数的第一金属层（１６）；　从虚设结构（８）的顶部（１２）和栅极电介质（６）的顶部有选择地回蚀第一金属层（１６），留下栅极电介质（６）上的虚设结构（８）的侧面（１０）上的第一金属层（１６）；　在栅极电介质和虚设结构上以及在虚设 结构的侧面上的第一金属层（１６）上保形地沉积具有不同于第一功函数的第二功函数的第二金属层（１８）；　从虚设结构的顶部（１２）和栅极电介质（６）的顶部有选择地回蚀第二金属层（１８），留下栅极电介质（６）上的虚设结构（８）的侧面（１０）上 的第一金属层（１６）上的第二金属层（１８）；　去除虚设结构（８），留下栅极电介质（６）上的第一金属层（１６）和第二金属层（１８）作为具有纵向变化的功函数的栅极金属层；以及　邻近第一金属层（１６）和第二金属层（１８）在纵向上注入源 极（２２）区域和漏极（２４）区域，以形成一种场效应晶体管，其栅极的材料沿着其长度方向在纵向上变化。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：赫尔本多恩博斯，拉杜苏尔代亚努，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]