栅极结构的制造方法技术

本发明专利技术提供一种栅极结构的制造方法，包括步骤：提供半导体衬底，所述半导体衬底上具有磷掺杂的多晶硅层；用可溶解偏磷酸的溶剂清洗所述多晶硅层；在多晶硅层上形成一层或多层堆栈；刻蚀半导体衬底上的复合层形成栅极结构。用可溶解偏磷酸的溶剂清洗被磷掺杂的多晶硅层，可以去除多晶硅层表面产生的偏磷酸，防止偏磷酸导致的栅极结构变形，进而解决由此产生的晶体管漏电问题。

【技术实现步骤摘要】

本申请涉及半导体制造领域，尤其涉及一种。
技术介绍
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。为了提高储存单元的经济性和效率，作为存储器的动态随4几存储器(Dynamic Random-Access Memory, DRAM)的集成度也越来越越高。DRAM卡者存单元是由金属氧化物半导体晶体管(Metal OxideSemiconductor, MOS )以及串联电容器所构成的。MOS晶体管包含有一个栅极和相应的两个掺杂区。两个掺杂区视功能定义为源极和漏极。典型的DRAM储存单元中的栅极， 一般是被设计成具有堆栈式的结构。其中，包括在半导体衬底上的一层氧化物电介质层，在氧化物电介质层上的一层多晶硅层，在多晶硅层上的一层氮化硅电介质层。中国专利申请第98804946.5号已经公开具有上述典型，包括步骤在硅衬底上沉积氧化硅电介质层；在氧化硅电介质层上沉积多晶硅层；在多晶硅层上沉积氮化硅层形成多层堆栈层；图形化多层堆栈层来定义栅极的位置。而为了降低多晶硅层的电阻，本领域技术人员通常会在多晶硅层中进行磷离子掺杂。而随着超大型集成电路的逐渐发展，器件的设计尺寸不断缩小，因而在栅极的制作过程中，微小的瑕疵都可能会导致整个器件的失效。用现有的工4艺制造DRAM的栅极也会出现器件失效的情况。当然，栅极的制造并不限于DRAM储存单元，在其他半导体器件中，同样会涉及栅极的制造工艺。
技术实现思路
本申请所要解决的技术问题是如何避免因栅极瑕疵导致的半导体器件失效。为解决上述技术问题，本申请提供一种，其特征在于，包括步骤提供半导体衬底，所述半导体衬底上具有磷掺杂的多晶硅层；用可溶解偏磷酸的溶剂清洗所述多晶硅层；在多晶硅层上形成一层或多层堆栈；刻蚀半导体衬底上的复合层形成栅极结构。可选地，所述溶剂包括含硫酸的溶剂或碱性溶剂。可选地，所述含辟u酸的溶剂中还包含过氧化氢。可选地，所述含硫酸的溶剂中，硫酸与过氧化氢的体积比为1: 5至1: 7。可选地，所述石克酸与过氧化氢的体积比为1: 6。可选地，所述含;e充酸的溶剂的温度为100°C ~ 150°C。可选地，所述含碌u酸的溶剂的温度为120°C ~ 130°C。可选地，清洗的时间为3分钟至15分钟。可选地，所述的清洗分两次进行，每次清洗4-6分钟。可选地，还包括洗脱多晶硅层上的氧化硅。可选地，在用可溶解偏磷酸的溶剂清洗所述多晶硅层的步骤之后，还包括清洗过的多晶硅层上沉积硅化钨层。用可溶解偏磷酸的溶剂清洗被磷掺杂的多晶硅层，可以去除多晶硅层表面产生的偏磷酸，防止偏磷酸导致的栅极结构变形，进而解决由此产生的晶体管漏电问题。本申请在制作栅极的过程中增加用可溶解偏磷酸的溶剂清洗多晶硅层的步骤，用来解决晶体管漏电的问题，对于本领域技术人员来说，其效果是意想不到的。附图说明图1为本申请栅极制造方法的一个实施例中在晶圓尺度上发现的晶体管漏电流情况；图2为本申请栅极制造方法的另一个实施例中栅极缺陷处的SEM照片；图3为本申请栅极制造方法的一个实施例中对晶圓进行缺陷扫描的结果；图4为图3中一个缺陷的SEM照片；图5为图4中沿A-A，的切面图；图6为图5中圈中部分的EDX元素分析结果；图7为本申请栅极制造方法的一个实施例的流程图；图8为本申请栅极制造方法的一个实施例中进行偏磷酸清洗与未进行偏磷酸清洗的晶圆上所存在的缺陷数量的对比；图9为本申请栅极制造方法的一个实施例中晶圆上MOS晶体管的良率分布。具体实施例方式本实施例提供一种栅极的制造方法，可以去除多晶硅层表面产生的偏磷酸。以下以DRAM中MOS晶体管的栅极(即字线，Word-line )制造为例，对本申请的具体实施方式进行详细说明。本申请的专利技术人发现，按照现有技术制造DRAM时，很容易产生晶体管漏电现象，导致产品的良率下降。图1为在晶圓尺度上发现的晶体管漏电流情况，如图1所示，对101、 102、 103、 104、 105、 106、 107和108八个晶圓进行检查时发现，晶圓上的晶体管良率参差不齐，良率高至72.95%,低至26.77%。本申请的专利技术人还发现，利用现有技术制造出的DRAM储存单元的MOS晶体管的栅极堆栈结构中，在多晶硅层与硅化钨层交界的地方，会出现足部突出(Footing )问题。图2为栅极缺陷处的SEM照片。从图2中圏出的部分6可以看出，在一个栅极中出现了明显的足部突出201问题，突出201的位置位于栅极切面的中段以下。为了分析上述问题出现的原因，本申请的专利技术人利用缺陷扫描设备对晶圓表面进行了扫描，扫描的结果如图3所示。在图3中，菱形301、 302、 303、304标注的位置为缺陷扫描设备所发现的栅极形态缺陷。为了保持图像清楚，仅对缺陷位置做出了少量的示意性标注。本申请的专利技术人进而抽取图3中的一个缺陷位置拍摄SEM照片，获得了图4中的SEM照片结果。可以发现，图4中圈中的部分401与其他位置相比，有比较明显的形态差别。本申请的专利技术人对图4中的A-A，切面拍摄了尺度更小的SEM照片，如图5所示。并从图5中圏中的部位501,即多晶硅与硅化钨交界处的突出部位提取材料样本，并用能量弥散X射线探测器(EDX)进行元素分析。分析的结果如图6所示。检测的结果发现，在图5中圈中的部位501,即栅极的足部突出部位的材料中出现了少量的磷元素。本申请的专利技术人认为上述磷元素的出现与栅极的足部突出和MOS晶体管漏电存在关联，并进行了如下文所述的分析。为提高多晶硅层的导电性能，本领域技术人员通常会在多晶硅中掺杂磷元素。因此，多晶硅层的表面会出现单质磷。磷会与水和氧气反应，反应的产物根据水和氧气的份量和反应温度的不同而有所不同，产物包括磷酸和偏磷酸等。磷与不足量水和一定量的氧气在常温下反应会生成偏磷酸，其反应式如下4P+2H20+502 — 4HP03由于晶圆不会接触大量的水，只会与空气中的少量水蒸气接触，且通常处于常温状态，因此多晶硅中的磷与水和氧气的反应也遵循以上述反应过程而生成偏磷酸。常温下的偏磷酸是硬而透明的玻璃状物质。因此在不断的反应而生成偏 磷酸的过程，会使多晶硅与硅化钨的界面处不断累积偏磷酸产物，从而导致 栅极足部突出的问题。偏磷酸的酸性要强于磷酸，这是个公知的结论。因此，本申请的专利技术人 推测，酸性强于磷酸的偏磷酸与多晶硅和/或硅化鴒产生了复杂的化学反应，该反应最终导致MOS晶体管漏电的问题产生。本申请的专利技术人从上述分析得出结论，偏磷酸是产生栅极足部突出和MOS晶体管漏电的主要原因，因此应该在现有的制造栅极的工艺中增加去除 偏磷酸的步骤。为此，本申请提供一种栅极的制造方法，包括以下步骤在半导体衬底上形成栅极氧化物层；清洗栅极氧化物层；在栅极氧化物层上形成磷掺杂的多晶硅层； 用可溶解偏磷酸的溶剂清洗所述多晶硅层；用氟化氢清洗多晶硅层，去除多晶硅层上的氧化硅；在多晶硅层上形成硅化鴒层；在硅化鴒层上形成一层或多层堆栈；刻蚀半导体衬底上的多层复合覆层，形成栅极结构。在上述方法中，形成栅极氧化物层的工艺、形成多晶硅层的工艺以及在 多晶硅层中摻杂的工艺可以采用本领域技术人员所熟知的工艺，在此不再赘 述。而清洗栅极氧化物层所用到的溶剂可以是饱和氨水(NH3 H20)、过氧 化氪和水的混合溶液，本文档来自技高网...

【技术保护点】
一种栅极结构的制造方法，其特征在于，包括步骤：　提供半导体衬底，所述半导体衬底上具有磷掺杂的多晶硅层；　用可溶解偏磷酸的溶剂清洗所述多晶硅层；　清洗之后，在多晶硅层上形成一层或多层堆栈；　刻蚀半导体衬底上的复合层形成 栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭坤，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[]