一种栅氧化层缺陷的分析方法技术

本发明专利技术提出一种栅氧化层缺陷的分析方法，其步骤包括：平面找到目标所在区域并标记；裂片，使样品断面的截面到达目标区域附近；将样品竖直放入FIB内使已加工的截面向上；在样品硅衬底内切割，制备样品的第一切割面；取出样品，进行硅腐蚀；将样品再次竖直放入FIB内，在硅衬底上方结构内切割、制备第二切割面，完成制样；进行TEM观测分析。本发明专利技术方法针对栅氧化层缺陷分析，是对现有技术分析方法的提高，能够在制备TEM样品时定位栅氧化层缺陷的位置，并且可以使用TEM的高分辨率的特性清楚地观察缺陷的形貌，从而提升集成电路栅氧化层缺陷分析的质量和成功率。

【技术实现步骤摘要】

本专利技术涉及一种集成电路失效分析(FA)中栅氧化层缺陷的分析方法。
技术介绍
在集成电路IC制程持续发展的今天，MOS器件作为集成电路中的核心元素是基石，而栅氧化层则又是MOS器件中最重要的组成部分。因为二氧化硅薄膜具有良好的绝缘性，同时它与Si表面接触的表面态密度又很低，所以最常用作为栅绝缘层。栅氧化层一般是采用热氧化来制备的，良好氧化层的漏电流基本上为0，并且具有较高的击穿电场强度(击穿电场强度约为lOMV/cm)但实际上，由于器件尺寸等比缩小的同时，工作电压却没有相应的等比缩小，这就使得栅氧化层中的电场强度增大，器件的击穿电压降低，直接影响了器件的可靠性。同时，在硅片在整个制造过程中可能会受到颗粒、金属、有机分子和静电释放(ESD)的沾污，以及在栅氧化生长过程中任何工艺环境上的异常和不稳定，都栅氧化层产生的缺陷。哪怕是微小的缺陷，都会导致MOS器件阈值漂移，漏电增加，甚至直接发生低压击穿等不可逆的器件损毁，从而影响整个集成电路芯片的质量和可靠性。基于上述原因，栅氧化层的失效分析一直是集成电路失效分析中一个不可缺少的重要环节。现有技术中主要是通过SEM观察栅氧化层平面本文档来自技高网...

【技术保护点】
一种栅氧化层缺陷的分析方法，其步骤包括：步骤S01：平面上找到目标所在区域并标记；步骤S02：裂片使样品断面的截面到达目标区域附近；步骤S03：将样品竖直放入FIB内，使已加工的截面向上；步骤S04：在样品硅衬底内切割，制备样品的第一切割面；步骤S05：取出样品，进行硅腐蚀；步骤S06:将样品竖直再次放入FIB内，在硅衬底上方结构内切割、制备第二切割面，完成制样；步骤S07:进行TEM观测分析。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈强，冷越，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31