晶体管的形成方法技术

一种晶体管的形成方法，包括：提供衬底，所述衬底表面形成有伪栅极结构，所述伪栅极结构包括位于衬底表面的伪栅氧化层以及位于伪栅氧化层上的伪栅极；在所述衬底表面形成介质层，所述介质层覆盖所述伪栅极结构的侧壁表面，且所述介质层表面暴露出所述伪栅极结构的顶部表面；去除所述伪栅极，在所述介质层内形成开口，所述开口底部暴露出伪栅氧化层；修复所述开口底部暴露出的伪栅氧化层；在所述开口内形成栅极结构。本发明专利技术实施例在去除伪栅极之后，对伪栅氧化层进行修复，以此来减小形成伪栅极过程中对伪栅氧化层造成的损伤，避免形成伪栅极之后，直接对伪栅氧化层进行氧化修复所容易引发的短路问题，提高了所形成的晶体管的性能及可靠性。

Method for forming transistor

The method includes forming a transistor, providing a substrate, the substrate surface is formed with a dummy gate structure, the dummy gate structure includes a gate oxide layer on the pseudo substrate surface and in the pseudo pseudo gate on the gate oxide layer; forming a dielectric layer on the substrate surface, the side wall covering the surface of the dummy gate the structure of the medium layer, and the dielectric layer surface exposed at the top surface of the dummy gate structure; removing the dummy gate, an opening is formed on the dielectric layer, wherein the bottom opening exposes the pseudo gate oxide layer; repair the opening at the bottom of the pseudo gate oxide layer exposed in; the opening is formed in the gate structure. The embodiment of the invention after removal of the dummy gate, to repair the dummy gate oxide layer, in order to reduce the formation of the gate oxide layer caused by pseudo pseudo gate in the process after injury, to avoid the formation of the dummy gate, direct oxidation repair easy to short circuit problems caused by the pseudo gate oxide layer, improve the performance and reliability of transistor the formation of the.

【技术实现步骤摘要】
晶体管的形成方法
本专利技术涉及半导体制造
，尤其涉及一种晶体管的形成方法。
技术介绍
随着集成电路制造技术的快速发展，集成电路中半导体器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求。晶体管器件作为MOS器件中的重要组成部分之一，随着其尺寸持续缩小，现有技术中以氧化硅或氮氧化硅材料形成的栅介质层，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产生漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。为解决以上问题，提出了一种以高K栅介质层和金属栅构成的晶体管，即高K金属栅(HKMG，HighKMetalGate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，大幅度地减小漏电流，降低工作电压和功耗，提高晶体管的开关速度，以此提高晶体管的性能。然而，随着半导体器件尺寸的缩小，所述高K金属栅晶体管的尺寸也相应缩小，增加了高K金属栅晶体管的制造难度，同时也会引起高K金属栅晶体管的性能不稳定、可靠性降低。
技术实现思路
本专利技术解决的技术问题是提供一种晶体管的形成方法，所形成的晶体管的性能得到改善、可靠性提高。为解决上述问题，本专利技术实施例提供一种晶体管的形成方法，包括：提供衬底，所述衬底表面形成有伪栅极结构，所述伪栅极结构包括位于衬底表面的伪栅氧化层以及位于伪栅氧化层上的伪栅极；在所述衬底表面形成介质层，所述介质层覆盖所述伪栅极结构的侧壁表面，且所述介质层表面暴露出所述伪栅极结构的顶部表面；去除所述伪栅极，在所述介质层内形成开口，所述开口底部暴露出伪栅氧化层；修复所述开口底部暴露出的伪栅氧化层；在所述开口内形成栅极结构。可选地，所述修复所述开口底部暴露出的伪栅氧化层，包括：对所述伪栅氧化层进行氧化；对氧化后的伪栅氧化层进行掺氮和退火处理。可选地，所述对所述伪栅氧化层进行氧化包括采用快速热氧化工艺，工艺温度为700℃至1000℃，氧化时间为100s至1000s,压力为50T至300T,氧气或氮气的流量为0.05slm至0.2slm。可选地，所述对氧化后的伪栅氧化层进行掺氮和退火处理包括：采用去耦等离子体氮化工艺对所述伪栅氧化层进行掺氮；采用氮化后退火工艺对掺氮后的伪栅氧化层进行退火。可选地，所述去耦等离子体氮化工艺包括：功率为600W至1000W，氮化时间为10s至30s，压力为10mT至30mT，氮气流量为50sccm至120sccm，氦气流量为80sccm至150sccm。可选地，所述氮化后退火工艺包括：退火温度为950℃至1100℃，退火时间为10s至30s，压力为0.4T至1.0T，氧气流量为0.5slm至2slm。可选地，所述伪栅氧化层的材料为氧化硅；形成所述伪栅氧化层的方法包括采用原位蒸汽生成工艺，在鳍部的侧壁和顶部表面形成伪栅氧化层；形成所述伪栅氧化层的厚度为至可选地，所述原位蒸汽生成工艺包括：反应温度为900℃至1100℃，压力为4T至10T,氢气流量为0.2slm至2slm,氧气流量为10slm至40slm，反应时间为5s至30s。可选地，去除所述伪栅极的工艺包括采用干法刻蚀工艺；所述干法刻蚀工艺包括：溴化氢气体流量为150sccm至500sccm,氦气流量为100sccm至400sccm,压力为3mT至10mT,刻蚀所述伪栅极侧壁的功率为200W至500W，刻蚀所述伪栅极底部的功率为10W至40W,温度为50℃至100℃。可选地，形成所述介质层包括：在所述衬底表面、所述伪栅极结构的侧壁表面依次形成第一介质层和第二介质层。可选地，在所述开口内形成栅极结构的方法包括：在所述开口的侧壁表面和开口底部的伪栅氧化层表面形成栅介质层；在所述栅介质层表面形成填充满所述开口的栅极。可选地，所述栅介质层的材料为高K栅介质材料，包括氧化铪；所述栅极的材料为金属，包括铜、钨、铝或银。可选地，在形成所述栅介质层后、形成所述栅极前，还包括在所述栅介质层表面形成隔离层；所述隔离层的材料包括氮化钛。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例的形成方法中，在去除伪栅极，在介质层内形成开口之后，对开口底部暴露出的伪栅氧化层进行修复，以此来减小形成伪栅极过程中，对输入输出区的伪栅氧化层造成的损伤，有效地避免了现有技术中，在刻蚀形成伪栅极之后，直接对伪栅氧化层进行氧化修复时，所导致的源漏区的插塞(contact)与栅极(gate)之间发生短路的问题，提高了形成的晶体管的性能及可靠性。可选地，在本专利技术的一个具体实施例中，在去除伪栅极之后，依次采用快速热氧化工艺对伪栅氧化层进行氧化；利用去耦等离子体氮化工艺对所述伪栅氧化层进行掺氮处理；并用氮化后退火工艺对掺氮后的伪栅氧化层进行退火，以便修复受损的伪栅氧化层、提高伪栅氧化层的介电常数、降低伪栅氧化层的等效氧化层厚度(equivalentoxidethickness，EOT)、增加栅极电容和抑制漏电流。附图说明图1至图2是一种晶体管形成方法的中间结构的剖面结构示意图；图3至图13是本专利技术一个实施例的晶体管形成方法的中间结构的剖面结构示意图。具体实施方式如
技术介绍
所述，随着半导体器件的尺寸不断缩小，晶体管的制造工艺受到了挑战，难以保证晶体管的性能稳定。现结合晶体管的形成过程分析其性能不稳定的原因：图1至图2是一种晶体管形成方法的中间结构的剖面结构示意图。参考图1，提供衬底10，所述衬底10包括核心区10a和输入输出区10b。所述衬底10表面形成有伪栅极12，所述伪栅极12表面形成有图形化的掩模层13。在形成所述伪栅极12之前，还包括在所述衬底10表面形成伪栅氧化层11。在刻蚀形成伪栅极12的过程中，很容易对伪栅极12刻蚀边缘的伪栅氧化层11造成损伤，如图中虚线框内区域11a所示，形成受损的伪栅氧化层11a。为了提高所形成的晶体管的性能及稳定性，需要对所述受损的伪栅氧化层11a进行修复。参考图2，采用热氧化工艺对伪栅氧化层11(如图1所示)进行修复，形成伪栅氧化层11b；在所述伪栅极12两侧形成侧墙15，所述侧墙15覆盖伪栅极12的侧壁表面，所述侧墙15与伪栅极12共同构成伪栅极结构；在伪栅极结构两侧的衬底10内形成源漏区16；在衬底10表面形成介质层17，所述介质层17覆盖所述侧墙15的侧壁表面；平坦化所述介质层17，使其表面与伪栅极12的顶部表面齐平。需要说明的是，在采用热氧化工艺对所述伪栅氧化层11进行修复时，会在所述伪栅极12的侧壁表面形成伪栅极氧化层14。所述伪栅极氧化层14会增大所述伪栅极结构的尺寸。此外，在后续去除核心区10a位于伪栅极12之下的伪栅氧化层11b时，所述伪栅极氧化层14也会被一同去掉，从而造成核心区10a的介质层17内形成的开口的尺寸变大，后续填充入所述开口内的栅极结构的尺寸也相应变大，这使得栅极结构边缘(margin)与源漏区16之间的距离减小，而侧墙15在去除伪栅极12的过程中通常会有所损耗，因此极易使得栅极结构与源漏区16之间产生接触。在半导体器件尺寸逐渐微型化与集成本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底表面形成有伪栅极结构，所述伪栅极结构包括位于衬底表面的伪栅氧化层以及位于伪栅氧化层上的伪栅极；在所述衬底表面形成介质层，所述介质层覆盖所述伪栅极结构的侧壁表面，且所述介质层表面暴露出所述伪栅极结构的顶部表面；去除所述伪栅极，在所述介质层内形成开口，所述开口底部暴露出伪栅氧化层；修复所述开口底部暴露出的伪栅氧化层；在所述开口内形成栅极结构。

【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底表面形成有伪栅极结构，所述伪栅极结构包括位于衬底表面的伪栅氧化层以及位于伪栅氧化层上的伪栅极；在所述衬底表面形成介质层，所述介质层覆盖所述伪栅极结构的侧壁表面，且所述介质层表面暴露出所述伪栅极结构的顶部表面；去除所述伪栅极，在所述介质层内形成开口，所述开口底部暴露出伪栅氧化层；修复所述开口底部暴露出的伪栅氧化层；在所述开口内形成栅极结构。2.如权利要求1所述的形成方法，其特征在于，所述修复所述开口底部暴露出的伪栅氧化层，包括：对所述伪栅氧化层进行氧化；对氧化后的伪栅氧化层进行掺氮和退火处理。3.如权利要求2所述的形成方法，其特征在于，所述对所述伪栅氧化层进行氧化包括采用快速热氧化工艺，工艺温度为700℃至1000℃，氧化时间为100s至1000s,压力为50T至300T,氧气或氮气的流量为0.05slm至0.2slm。4.如权利要求2所述的形成方法，其特征在于，所述对氧化后的伪栅氧化层进行掺氮和退火处理包括：采用去耦等离子体氮化工艺对所述伪栅氧化层进行掺氮；采用氮化后退火工艺对掺氮后的伪栅氧化层进行退火。5.如权利要求4所述的形成方法，其特征在于，所述去耦等离子体氮化工艺包括：功率为600W至1000W，氮化时间为10s至30s，压力为10mT至30mT，氮气流量为50sccm至120sccm，氦气流量为80sccm至150sccm。6.如权利要求4所述的形成方法，其特征在于，所述氮化后退火工艺包括：退火温度为950℃至1100℃，退火时间为10s至30s，压力为0.4T至1.0T，氧气流量...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31