屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层及其形成方法技术

本发明专利技术公开了一种屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层及其形成方法，包括：第1步，外延层上刻蚀形成有沟槽，采用热氧化生长工艺在沟槽的底部表面和侧壁表面形成第一氧化层；第2步，在第一氧化层的表面形成氮化层；第3步，采用多晶硅淀积工艺在氮化层的表面形成淀积多晶硅层；第4步，进行热氧化，将淀积多晶硅层全部氧化成第二氧化层，所述第一氧化层、氮化层和第二氧化层共同形成屏蔽栅氧化层。本发明专利技术通过在氮化层上淀积多晶硅并对多晶硅进行热氧化的方式取代了现有的在氮化层上直接通过SACVD淀积氧化层的方式，不但可以保证屏蔽栅与沟槽侧壁和沟槽底部之间用于隔离的屏蔽栅氧化层的厚度，而且简化了工艺条件，降低了生产成本，提高了产能。

【技术实现步骤摘要】
201610064114

【技术保护点】
一种屏蔽栅‑深沟槽MOSFET的屏蔽栅氧化层，其特征在于，包括第一氧化层、氮化层和第二氧化层，所述第一氧化层形成在沟槽的底部表面和侧壁表面，所述氮化层形成在所述第一氧化层的表面，所述第二氧化层形成在所述氮化层的表面，且所述第二氧化层由多晶硅淀积并热氧化而成。

【技术特征摘要】
1.一种屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层，其特征在于，包括第一氧化层、
氮化层和第二氧化层，所述第一氧化层形成在沟槽的底部表面和侧壁表面，所述氮化层
形成在所述第一氧化层的表面，所述第二氧化层形成在所述氮化层的表面，且所述第二
氧化层由多晶硅淀积并热氧化而成。
2.根据权利要求1所述的屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层，其特征在于，
所述多晶硅的厚度为1000埃～2500埃。
3.根据权利要求1所述的屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层，其特征在于，
所述沟槽的深度为4微米～6微米，侧壁角度为86.5°～88.5°。
4.根据权利要求1所述的屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层，其特征在于，
所述第一氧化层的厚度与MOSFET中栅氧化层的厚度相同，所述氮化层的厚度为500埃～
1500埃。
5.一种屏蔽栅-深沟槽MOSFET中沟槽侧壁形成屏蔽栅氧化层的方法，其特征在于，
包括如下步骤：
第1步，外...

【专利技术属性】
技术研发人员：陈正嵘，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31