【技术实现步骤摘要】
本专利技术属于集成电路制造，具体涉及一种存储器多行之间串扰的测试方法。
技术介绍
1、随着电子产品市场的发展，存储器在手机、数码相机等产品中得到了广泛应用，市场规模在不断的扩大。数据串扰是所有非易失性存储器的主要失效之一。在分栅闪存的实际测试方案中，有行串扰,列串扰,读串扰等的筛选，但对于多行之间发生串扰的失效现象，并没有有效的测试方案。实际应用中，在车规和白电应用领域的非易失性存储器存在ppm(百万分之一)级别的多行之间的串扰失效现象，需要有效的方法测试检测出存在失效风险的存储器。
技术实现思路
1、本专利技术的目的在于提供一种存储器多行之间串扰的测试方法，针对多行之间的串扰类失效，在已有的内置自测试模式测试模型的基础上，降低测试成本，创新了测试方案，通过将存储器的逻辑地址阵列按多条对角线划分，按对角线逐轮进行编程和读取，极大提高测试效率，有效测试出存在失效风险的存储器。
2、本专利技术提供一种存储器多行之间串扰的测试方法，包括：
3、步骤s1、提供存储器，存储器...
【技术保护点】
1.一种存储器多行之间串扰的测试方法，其特征在于，包括：
2.如权利要求1所述的存储器多行之间串扰的测试方法，其特征在于，
3.如权利要求1所述的存储器多行之间串扰的测试方法，其特征在于，
4.如权利要求1所述的存储器多行之间串扰的测试方法，其特征在于，
5.如权利要求1所述的存储器多行之间串扰的测试方法，其特征在于，
6.如权利要求1所述的存储器多行之间串扰的测试方法，其特征在于，步骤S3具体包括：
7.如权利要求6所述的存储器多行之间串扰的测试方法，其特征在于，步骤S3具体还包括：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。