使用可流动电介质材料的沟槽隔离的技术制造技术

公开了用于使用可流动电介质材料来提供半导电鳍的沟槽隔离的技术。根据一些实施例，例如，可以使用可流动化学气相沉积(FCVD)工艺来将可流动电介质沉积在鳍图案化的半导电衬底上方。根据一些实施例，可流动电介质可以流进邻近鳍之间的沟槽中，在沟槽中可以对可流动电介质进行原位固化，从而在衬底上方形成电介质层。通过固化，如对于给定目标应用或最终用途所期望的，可以将可流动电介质转变为例如氧化物、氮化物、和/或碳化物。在一些实施例中，所得到的电介质层可以是基本上无缺陷的，不呈现出缝隙/空隙或者呈现出降低数量的缝隙/空隙。在固化之后，所得到的电介质层可以经受例如湿化学处理、热处理和/或等离子体处理，以修改其电介质属性、密度和/或蚀刻速率的至少其中之一。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
深亚微米工艺节点(例如，32nm及更小)中的集成电路设计涉及许多并非无关紧要的挑战，并且对于基于鳍的半导体架构而言已经面临特定的复杂化。持续的工艺缩放将倾向于恶化这样的问题。附图说明图1是根据本公开内容的实施例而配置的集成电路(IC)的截面图。图2是根据本公开内容的实施例的在对电介质层进行沉积和固化之后的图1的IC的截面图。图3是根据本公开内容的实施例的在平坦化之后的图2的IC的截面图。图4是根据本公开内容的实施例的在对电介质层进行凹进之后的图3的IC的截面图。图5是图示了根据本公开内容的实施例的用于形成电介质层的工艺的流程图。图6图示了使用根据示例性实施例所公开的技术而形成的集成电路结构或器件来实施的计算系统。通过结合本文所描述的附图来阅读以下具体实施方案，将更好地理解这些实施例的这些和其它特征。在附图中，可以由相同标号来表示各图中图示的每个等同或接近等同的部件。出于清晰的目的，并未在每幅图中标记每个部件。此外，将要认识到，附图未必是按比例绘制的或旨在将所描述的实施例限制到所示的特定构造。例如，尽管一些图一般性示出了直线、直角和光滑表面，但给定制造工艺的现实限制，所公开的技术的实际实施方式可能并非是完美的直线、直角等，并且一些特征可能具有表面拓扑结构或不是光滑的。简而言之，提供附图仅仅是为了示出示例性结构。具体实施方式公开了使用可流动电介质材料来提供半导电鳍的沟槽隔离的技术。根据一些实施例，可以例如使用可流动化学气相沉积(FCVD)工艺来将可流动的电介质沉积在鳍图案化的半导电衬底上方。根据一些实施例，可流动电介质可以流进邻近的鳍之间的沟槽中，在沟槽中可以将可流动电介质固化在原位，从而在衬底上方形成电介质层。通过固化，如给定目标应用或最终用途所期望的，可以将可流动电介质转变为例如氧化物、氮化物、和/或碳化物。在一些实施例中，所得到的电介质层可以是基本上无缺陷的，不呈现出缝隙/空隙或者呈现出降低数量的缝隙/空隙。在固化之后，所得到的电介质层可以经受例如湿化学处理、热处理和/或等离子体处理，以修改其电介质属性、密度和/或蚀刻速率的至少其中之一。鉴于本公开内容，许多配置和变形将是显而易见的。概述基于鳍的半导体架构在尺寸上继续缩放，引起许多问题。一个这样的问题涉及在存在直的并且高的半导电鳍时提供足够的器件性能和隔离。传统地，使用沟槽隔离工艺将基于鳍的器件彼此隔离，由此对于三维架构，电介质膜用于填充鳍之间的沟槽或间隙。然而，对于高纵横比鳍和与其间的窄间距，现有的电介质间隙填充工艺(例如，次大气压CVD(SACVD)、低压CVD(LPCVD)、等离体子增强CVD(PECVD)、高密度等离子体CVD(HDPCVD)以及旋涂沉积(SOD))可能具有缝隙/空隙、衬底改性、表面灵敏度的问题、粘附问题以及收缩问题。例如，典型的CVD工艺以有差别的沉积速率来沉积材料，这导致在水平表面上比在垂直侧壁上发生更高的沉积。结果，夹断可能发生在邻近的鳍的顶部处，导致阻塞和中介沟槽内的空隙的形成。同样，通过原子层沉积(ALD)来沉积材料典型地导致缝隙形成在沟槽内。在集成电路经受进一步的处理时，这些缝隙易于捕获不期望的材料。因此，并且根据本公开内容的一些实施例，公开了使用可流动电介质材料来提供半导电鳍的沟槽隔离的技术。根据一些实施例，可以例如使用可流动化学气相沉积(FCVD)工艺来在鳍图案化的半导电衬底上方沉积可流动电介质。根据一些实施例，可流动电介质可以流进邻近的鳍之间的沟槽中，在沟槽中可以将可流动电介质固化在原位，从而在半导电衬底上方形成电介质层。通过固化，如给定目标应用或最终用途所期望的，可以将可流动电介质转变为例如氧化物、氮化物、和/或碳化物。同样，根据一些实施例，所得到的电介质层可以是基本上无缺陷的，不呈现出缝隙/空隙或者呈现出降低数量的缝隙/空隙。应当注意的是，如在本文所使用的，无缺陷可以指代对于给定的目标应用或最终用途，电介质材料的层不具有缺陷或具有任何其它可接受等级的缺陷。在固化之后，所得到的电介质层可以经受包括例如湿化学处理、热处理和/或等离子体处理的各种处理中的任一种。根据一些实施例，例如，可以执行对电介质层的后固化处理，以修改其电介质属性、密度和/或蚀刻速率的至少其中之一。其它适合的后固化处理将取决于给定的应用并且鉴于本公开内容将是显而易见的。一些实施例可以用于例如为邻近的超紧节距的基于鳍的结构提供健壮的沟槽隔离。在一些情况下，对于高纵横比的沟槽，可以保持邻近的鳍器件之间的足够的沟槽隔离余量(margin)。对于三维的基于鳍的架构，一些实施例可以用于例如沟槽隔离中。一些实施例可以消除或者降低具有例如小于或等于大约30nm的沟槽开口上的缝隙/空隙的形成，而没有显著的表面灵敏度或粘附问题。与现有方案相比，一些实施例可以对于鳍-鳍间隙实现结构依赖的降低。一些实施例可以在沉积和固化之后实现呈现出基本的平面性的电介质层。一些实施例可以实现健壮性和/或电介质层密度的改进，但是具有比现有方案更低的热预算。根据一些实施例，例如通过对给定IC或具有沟槽(该沟槽具有小于或等于30nm的宽度并且其至少部分地由如本文所描述的基本无缝隙/空隙缺陷的电介质层来填充)的其它器件进行视觉的或其它检查(例如，显微镜等)和/或材料分析，可以检测到使用了所公开的技术。方法图1-4图示了根据本公开内容的实施例的集成电路(IC)制造工艺流程。工艺可以以图1作为开始，图1是根据本公开内容的实施例而配置的集成电路(IC)100的截面图。如可以看到的，IC100起初可以包括半导电衬底102。半导电衬底102可以由诸如例如硅(Si)和/或硅锗(SiGe)的任何适合的半导电材料(或这些材料的组合)形成。同样，衬底102可以具有广范围的配置(包括例如体衬底、绝缘体上硅(SOI)结构、晶片、和/或多层结构)中的任何一种。此外，衬底102的尺寸可以如所期望来进行定制。如鉴于本公开内容将意识到的，例如，可以期望的是确保衬底102有足够的厚度，以允许形成对于给定目标应用或最终用途有足够尺寸的一个或多个半导电主体108(以下讨论)。用于半导电材料的其它适合的材料、配置和尺寸将取决于给定的应用并且鉴于本公开内容将是显而易见的。IC100还起初可以包括形成在衬底102上方的硬掩膜层104。硬掩膜层104可以由任何本文档来自技高网...

【技术保护点】
一种集成电路，包括：半导电衬底，所述半导电衬底具有从所述半导电衬底的上表面延伸的第一半导电鳍和第二半导电鳍以及形成在所述第一半导电鳍与所述第二半导电鳍之间的沟槽，其中，所述沟槽具有小于或等于大约30nm的宽度；以及电介质层，所述电介质层形成在所述半导电衬底上方，其中，所述电介质层部分地填充所述沟槽，所述电介质层从所述半导电衬底的所述上表面延伸至低于所述第一半导电鳍和/或所述第二半导电鳍的至少其中之一的有源部分的点。

【技术特征摘要】
【国外来华专利技术】2013.12.24 US 14/139,9641.一种集成电路，包括：
半导电衬底，所述半导电衬底具有从所述半导电衬底的上表面延伸的
第一半导电鳍和第二半导电鳍以及形成在所述第一半导电鳍与所述第二半
导电鳍之间的沟槽，其中，所述沟槽具有小于或等于大约30nm的宽度；
以及
电介质层，所述电介质层形成在所述半导电衬底上方，其中，所述电
介质层部分地填充所述沟槽，所述电介质层从所述半导电衬底的所述上表
面延伸至低于所述第一半导电鳍和/或所述第二半导电鳍的至少其中之一的
有源部分的点。
2.根据权利要求1所述的集成电路，其中，所述沟槽具有在大约10:1
至40:1的范围中的高宽纵横比。
3.根据权利要求1所述的集成电路，其中，所述沟槽具有20nm或更
小的宽度。
4.根据权利要求1所述的集成电路，其中，所述电介质层包括氧化物、
氮化物和/或碳化物中的至少其中之一。
5.根据权利要求1所述的集成电路，其中，所述电介质层具有在大约
4.0-6.0的范围中的介电常数(k值)。
6.根据权利要求1所述的集成电路，其中，所述电介质层是完全无缝
隙/空隙缺陷的。
7.根据权利要求1-6中的任一项所述的集成电路，其中，所述第一半
导电鳍和/或所述第二半导电鳍中的至少其中之一的所述有源部分提供了上
面能够布居另外的层和/或部件的结构。
8.一种形成集成电路的方法，所述方法包括：
在半导电衬底上方沉积可流动电介质，所述半导电衬底具有从所述半
导电衬底的上表面延伸的第一半导电鳍和第二半导电鳍以及形成在所述第
一半导电鳍与所述第二半导电鳍之间的沟槽，其中，所述沟槽具有小于或
等于大约30nm的宽度；
对所述可流动电介质进行固化，以在所述半导电衬底上方形成电介质
层，其中，所述电介质层至少部分地驻留在所述沟槽内；以及
对所述电介质层进行处理，以修改所述电介质层的电介质属性、密度、
和/或蚀刻速率的至少其中之一。
9.根据权利要求8所述的方法，其中，在所述半导电衬底上方沉积所
述可流动电介质包括使用可流动化学气相沉积(FCVD)工艺。
10.根据权利要求9所述的方法，其中，所述FCVD工艺利用远程等
离子体增强CVD(RPECVD)。
11.根据权利要求8所述的方法，其中，所述可流动电介质包括基于
硅氮烷(SiH2NH)n的聚合物和/或三甲硅烷基胺(N(SiH3)3)的至少其中之
一。
12.根据权利要求8所述的方法，其中，对所述可流动电介质进行固
化包括将所述可流动电介质暴露至臭氧(O3)和/或氧气(O2)的至少其中
之一。
13.根据权利要求8所述的方法，其中，在大约120-180℃的范围中的
温...

【专利技术属性】
技术研发人员：R·雅韦里，J·L·卢斯，SW·朴，D·G·汉肯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US