用于增强沟槽隔离集成电路中的带宽的装置和方法制造方法及图纸

本文提供了用于增强沟槽隔离集成电路中的带宽的装置和方法。在一些配置中，形成槽隔离区域之间的漂浮区域的辅助沟槽能够将有源器件区域的寄生侧壁电容隔离于地或AC地。通过这种方式，有源器件区域由辅助沟槽合并，从而提高电路带宽且增强电路性能。当布置或者组合在电路分支内时，每个漂浮槽内的晶体管能够以相对小的寄生位移电流工作且能够具有改进的性能。

【技术实现步骤摘要】

本专利技术的实施例涉及沟槽隔离集成电路结构，并且更特别地涉及沟槽隔离集成电路中的有源组件布局。
技术介绍
集成电路能够利用沟槽工艺来制作。在沟槽工艺中，有源半导体器件，诸如晶体管，在绝缘填充沟槽围绕的有源硅的区域内电隔离。沟槽隔离集成电路可应用于需要能够维持超过一百伏的晶体管的高压背光显示产品中。在另一应用中，沟槽隔离集成电路用于形成产生高压的功率因数校正升压调节器。
技术实现思路
本公开的一个方面是衰减器设备，包括基板，基板与参考电压耦合，且衰减器设备具有第一有源器件和第二有源器件。第一有源器件形成在基板的第一有源器件区域中且由第一沟槽隔离结构围绕；第二有源器件形成在第二有源器件区域中且由第二沟槽隔离结构围绕。第三沟槽隔离区域介于第一有源器件区域与第二有源器件区域之间以限定基板的第一漂浮区域和第二漂浮区域。在第一有源器件区域与第一漂浮区域之间存在第一电容，在第一漂浮区域与第二漂浮区域之间存在第二电容，而且在第二漂浮区域与第二有源器件区域之间存在第三电容。第一有源器件具有第一工作电压，第二有源器件具有第二工作电压。第一工作电压与第二工作电压之间的差可小于第一工作电压与参考电压之间的差。在另一方面，衰减器设备包括基板、第一有源器件和第二有源器件。基板与参考电压耦合。第一有源器件形成在基板的第一有源器件区域中且由第一沟槽隔离结构围绕；第二有源器件形成在第二有源器件区域中且由
第二沟槽隔离结构围绕。另外，第三沟槽隔离区域介于第一有源器件区域与第二有源器件区域之间以限定基板的第一漂浮区域和第二漂浮区域。在第一有源器件区域与第一漂浮区域之间存在第一电容，在第一漂浮区域与第二漂浮区域之间存在第二电容，在第二漂浮区域与第二有源器件区域之间存在第三电容。衰减器设备进一步包括隔离阱，隔离阱围绕第一漂浮区域与第二漂浮区域且通过第三隔离区域与第一漂浮区域和第二漂浮区域分隔开。第一漂浮区域和第二漂浮区域经由第三隔离区域合并。在第三方面，集成电路包括多个槽隔离沟槽和辅助沟槽。该辅助沟槽界定多个有源器件区域，同时辅助沟槽界定多个漂浮阱。多个有源器件区域和第一漂浮阱被隔离。多个有源器件区域中的每一个由多个有源器件区域中的一个漂浮阱围绕。集成电路进一步包括被配置为接收第一电位的隔离阱。另外，多个槽隔离沟槽中的每一个均界定多个漂浮阱中的一个漂浮阱的内边界。辅助构成被图案化以通过将每个有源器件区域的侧壁电容隔离于隔离阱而减小每个有源器件区域的侧壁电容。附图说明本文提供了这些图以及关联的说明来阐明本专利技术的具体实施例，而不意在限制。图1是根据本文的教导的沟槽隔离集成电路的部分剖面。图2A是根据另一实施例的沟槽隔离集成电路的部分剖面。图2B是表示根据图2A的实施例的沟槽隔离集成电路的有源组件和寄生组件的示意图。图3A是表示根据另一实施例的沟槽隔离集成电路的有源组件和寄生组件的示意图。图3B是根据图3A的实施例的三个电压节点的电压波形对时间。图4是根据另一实施例的沟槽隔离集成电路的有源组件的示意图。图5是根据本文的教导的使用不具有漂浮阱的一个隔离沟槽区域的集成电路的以及使用具有漂浮阱的两个隔离沟槽区域的集成电路的以分贝计的增益。具体实施方式实施例的下面的详细说明呈现了本专利技术的具体实施例的各描述。然而，本专利技术能够以权利要求所限定和覆盖的多种不同方式来具体实施。在本说明中，参考附图，在附图中相似的附图标记可以指示相同或功能上相似的元件。在现代沟槽隔离集成电路工艺中，当与结隔离工艺相比时，器件电容减小。许多工艺使用贴合晶片来减小器件中的垂直电容。所关心的器件是晶体管，诸如用于形成电路的场效应晶体管(FET)以及双极结型晶体管(BJT)。器件电容直接影响电路的性能，即带宽。当沟槽隔离集成电路使用额外的晶片来形成“手柄”时，则器件电容的垂直成分能够通过手柄的电阻与地或AC地分隔开。当手柄电阻较大时，垂直电容的效应相比于侧壁电容的效应而相对较小。当大量的器件或晶体管布置成形成电路时，由器件或晶体管之间的横向电容限定的侧壁电容会变得较大。例如，许多晶体管能够串联地置于电路分支内以形成多晶体管串联衰减器。在多晶体管串联衰减器中，来自每个器件的侧壁电容贡献于总的侧壁电容。当该器件通过焊丝连接到外界时，低通滤波器由焊丝的串联电感和衰减器中的器件的侧壁电容而形成。这反过来减小了电路的带宽。因此，多晶体管串联衰减器的带宽会受每个晶体管的侧壁电容的总电容影响。不幸的是，在现代沟槽隔离集成电路工艺中，手柄电阻不与横向侧壁电阻串联，并且到地或到AC地的总侧壁电容会变大，从而显著降低带宽和电路性能。因此，存在开发一种使用手柄电阻来改进带宽的替选方法的需要。本文提供了用于增强沟槽隔离集成电路中的带宽的装置和方法。通过用利用额外沟槽形成的漂浮阱来包围器件，电容的侧壁或横向成分能够减小到可接受水平以改进电路带宽。图1是根据本文的教导的沟槽隔离集成电路的部分剖面。部分剖面示出了具有第一有源器件区域118、第二有源器件区域120和第三有源器件
区域122的集成电路基板的部分。在第一有源器件区域118内，第一晶体管Q1能够利用集成电路(IC)制作工艺来形成。类似地，在第二有源器件区域120内，能够形成第二晶体管Q2，并且在第三有源器件区域122内，形成第三晶体管Q3。在该情况下，制作工艺是使能形成具有绝缘特性的深沟槽的沟槽隔离IC制作工艺。部分剖面具有第一槽隔离沟槽104、第二槽隔离沟槽106和第三槽隔离沟槽108。第一槽隔离沟槽104界定第一有源器件区域118且电隔离第一晶体管Q1。类似地，第二槽隔离沟槽106界定第二有源器件区域120；第三槽隔离沟槽108界定第三有源器件区域122。虽然图1示出了实际的实施例，其中第一至第三晶体管Q1-Q3具有仅一个围绕的槽隔离沟槽，其中实施例是可能的。例如，除了具有完全围绕第一有源器件区域118的第一隔离沟槽104之外，第一晶体管Q1可以具有一个或多个的附加围绕槽隔离沟槽。通过这种方式，第一晶体管可以具有围绕第一有源器件区域118的双或多沟槽隔离图案。本领域技术人员能够理解具有形成有源区域的一个以上的槽隔离沟槽的概念。根据本文的教导，辅助沟槽102，不同于槽隔离沟槽，被图案化从而形成第一漂浮阱112、第二漂浮阱114和第三漂浮阱116。该图案合并了器件，使得形成漂浮区域。一般地，漂浮阱可以是不具有触头的p型或n型硅阱，使得漂浮阱的电位不受外部连接控制。漂浮阱形成不与触头或金属连接连接的电路节点。如图1所示，第一漂浮阱112围绕第一有源器件区域118且位于辅助沟槽102与第一槽隔离沟槽104之间。类似地，第二漂浮阱114围绕第二有源器件区域120且定位在辅助沟槽102与第二槽隔离沟槽106之间；并且第三漂浮阱116围绕第三有源器件区域122且定位在辅助沟槽102与第三槽隔离沟槽108之间。围绕辅助沟槽102的是隔离阱100。隔离阱100能够连接到地或另一电位，取决于隔离阱100的掺杂、n型和p型。触头可以在集成工艺步骤期间形成，从而将隔离阱100连接到地或另一电位。关于图1，合并后的器件的概念能够引入被图案化而形成漂浮区域的辅助沟槽102来定义。不同于双或多隔离沟槽，辅助沟槽是界定第一漂浮阱112、第二漂浮阱114和第三漂本文档来自技高网...

【技术保护点】
衰减器设备，包括：基板，其与参考电压耦合；第一有源器件，其形成在所述基板的第一有源器件区域中，其中所述第一有源器件区域由第一沟槽隔离结构围绕；第二有源器件，其形成在第二有源器件区域中，其中所述第二有源器件由第二沟槽隔离结构围绕；其中第三沟槽隔离区域介于所述第一有源器件区域和第二有源器件区域之间以限定所述基板的第一漂浮区域和第二漂浮区域，使得在所述第一有源器件区域与所述第一漂浮区域之间存在第一电容，在所述第一漂浮区域与所述第二漂浮区域之间存在第二电容，并且在所述第二漂浮区域与所述第二有源器件区域之间存在第三电容；其中所述第一有源器件具有第一工作电压且所述第二有源器件具有第二工作电压，并且其中所述第一工作电压与第二工作电压之间的差小于所述第一工作电压与所述参考电压之间的差。

【技术特征摘要】
2015.05.15 US 14/713,3381.衰减器设备，包括：基板，其与参考电压耦合；第一有源器件，其形成在所述基板的第一有源器件区域中，其中所述第一有源器件区域由第一沟槽隔离结构围绕；第二有源器件，其形成在第二有源器件区域中，其中所述第二有源器件由第二沟槽隔离结构围绕；其中第三沟槽隔离区域介于所述第一有源器件区域和第二有源器件区域之间以限定所述基板的第一漂浮区域和第二漂浮区域，使得在所述第一有源器件区域与所述第一漂浮区域之间存在第一电容，在所述第一漂浮区域与所述第二漂浮区域之间存在第二电容，并且在所述第二漂浮区域与所述第二有源器件区域之间存在第三电容；其中所述第一有源器件具有第一工作电压且所述第二有源器件具有第二工作电压，并且其中所述第一工作电压与第二工作电压之间的差小于所述第一工作电压与所述参考电压之间的差。2.如权利要求1所述的设备，其中所述第一漂浮区域和第二漂浮区域横过所述第三沟槽隔离区域合并，使得跨所述第一电容、第二电容与第三电容的误差电流减小。3.如权利要求1所述的设备，其中所述第一有源器件和第二有源器件是晶体管。4.如权利要求3所述的设备，其中所述设备包括衰减器，其中每个所述晶体管均衰减输入信号。5.如权利要求1所述的设备，其中所述第一电容、第二电容和第三电容串联地连接。6.如权利要求1所述的设备，进一步包括隔离阱，所述隔离阱围绕所述第一漂浮区域和第二漂浮区域并且通过所述第三隔离区域与所述第一漂浮区域和第二漂浮区域分隔开。7.如权利要求1所述的设备，其中所述参考电压是地。8.衰减器设备，包括：基板，其与参考电压耦合；第一有源器件，其形成在所述基板的第一有源器件区域中，其中所述第一有源器件区域由第一沟槽隔离结构围绕；第二有源器件，其形成在第二有源器件区域中，其中所述第二有源器件由第二沟槽隔离结构围绕；其中第三沟槽隔离区域介于所述第一有源器件区域与第二有源器件区域之间以限定所述基板的第一漂浮区域和第二漂浮区域，使得在所述第一有源器件区域与所述第一漂浮区域之间存在第一电容，在所述第一漂浮区域与所述第二漂浮区域之间存在第二电容，并且在所述第二漂浮区域与所述第二有源器件区域之间存在第三电容；以及隔离阱，其围绕所述第一漂浮区域和第二漂浮区域且通过所述第三隔离区域与所述第一漂浮区域和第二漂浮区域分隔开，并且其中所述第一漂浮区域和第二漂浮区域经由所述第三隔离区域合并。9.如权利要求8所述的设备...

【专利技术属性】
技术研发人员：E·P·乔丹，J·G·费法，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US