碳化硅半导体器件及其制备方法技术

本发明专利技术提供了一种碳化硅半导体器件，可应用于高压领域，由多个元胞并联形成，各元胞结构包括：p+衬底；外延层，位于所述衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻；集电极层，位于所述衬底之下；两个发射极，分别位于各所述p+基区和各n+源区之上；栅氧化层，位于所述两个n+源区之上；栅电极，位于所述栅氧化层之上。此外，本发明专利技术还提供了一种碳化硅半导体器件的制备方法，通过离子注入，在器件内部形成空穴势垒，提高发射极注入比，大幅提高器件导通性能。

Silicon carbide semiconductor device and method for manufacturing the same

The invention provides a silicon carbide semiconductor device, can be used in the high voltage field is formed by a plurality of parallel cellular, including the cellular structure: p+ substrate; epitaxial layer above the substrate; the barrier region two N ion implantation, were placed in the epitaxial layer on both sides of the shielded area; p+ two ion implantation, were superimposed on each of the N barrier zone; two p+ base, respectively, and each of the adjacent p+ shielding zone; two n+ source area, which are respectively stacked on top of each of the p+ base, and with the p+ base region adjacent; collector layer located in the under the two substrate; the emitter, respectively located on each of the p+ base and the n+ source region; the gate oxide layer is located on the two n+ source region; a gate electrode on the gate oxide layer. In addition, the invention also provides a method for preparing a silicon carbide semiconductor device, wherein, a hole barrier is formed in the device by ion implantation, and the injection ratio of the emitter is improved, and the turn-on performance of the device is greatly improved.

【技术实现步骤摘要】
碳化硅半导体器件及其制备方法
本专利技术属于碳化硅半导体器件领域，具体涉及一种碳化硅半导体器件及其制备方法。
技术介绍
碳化硅(SiC)作为一种新兴的第三代半导体材料，具有优良的物理和电学特性。在电动汽车、轨道交通、智能电网、绿色能源等领域有着广泛的应用前景。SiCIGBT(绝缘栅双极型晶体管)器件兼具MOSFET(金氧半场效晶体管)器件开关速度快和BJT(双极型三极管)器件导通电阻小的特点，在电力电子领域具有广泛的应用前景。通过利用漂移区电导调制作用，IGBT的漂移区电阻相对于MOSFET大幅降低。作为一种功率器件，IGBT需要更厚、更低掺杂的外延漂移区支撑更高的电压，因此SiCIGBT器件的漂移区压降仍然较高，限制了SiCIGBT器件的应用。
技术实现思路
(一)要解决的技术问题本专利技术的目的在于提供一种碳化硅半导体器件及其制备方法，以解决上述的至少一项技术问题。(二)技术方案根据本专利技术的一方面，提供了一种碳化硅半导体器件，由多个元胞并联形成，各所述元胞结构包括：一p+衬底；一外延层，位于所述p+衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏本文档来自技高网...

【技术保护点】
一种碳化硅半导体器件，其特征在于，由多个元胞并联形成，各所述元胞结构包括：一p+衬底；一外延层，位于所述p+衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻。

【技术特征摘要】
1.一种碳化硅半导体器件，其特征在于，由多个元胞并联形成，各所述元胞结构包括：一p+衬底；一外延层，位于所述p+衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻。2.根据权利要求1所述的半导体器件，其特征在于，所述元胞结构还包括：一集电极层，位于所述p+衬底之下；两个发射极，分别位于各所述p+基区和各n+源区之上；一栅氧化层，位于所述两个n+源区之上；一栅电极，位于所述栅氧化层之上。3.根据权利要求1所述的半导体器件，其特征在于，所述n势垒区的注入离子为氮或者磷，注入离子的掺杂浓度为5×1016cm-3～3×1017cm-3。4.根据权利要求1所述的半导体器件，其特征在于，两个所述n势垒区的间距为1μm～8μm。5.根据权利要求1所述的半导体器件，其特征在于，所述p+屏蔽区的注入离子为铝或者硼，注入离子的掺杂浓度为5×1017cm-3～1×1019cm-3。6.根据权利要求1所述的半导体器件，其特征在于，两个所述p+屏蔽区的间距为...

【专利技术属性】
技术研发人员：温正欣，张峰，申占伟，田丽欣，闫果果，赵万顺，王雷，刘兴昉，孙国胜，曾一平，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京,11