具有气隙的半导体器件及其制造方法技术

本发明专利技术提供一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；以及在位线结构之间形成储存节点接触插塞。

【技术实现步骤摘要】
具有气隙的半导体器件及其制造方法相关申请的交叉引用本申请要求2012年5月31日提出的韩国专利申请No.10-2012-0058435的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种半导体器件，更具体而言涉及一种具有气隙的半导体器件及其制造方法。
技术介绍
一般而言，半导体器件包括多个第一导电层图案和多个第二导电层图案。每个第二导电层图案形成在第一导电层图案之间，但在第一导电层图案和第二导电层图案之间绝缘。第一导电层图案可以包括栅电极、位线和金属线。第二导电层图案可以包括接触插塞、储存节点接触插塞、位线接触插塞和通孔（via）。随着半导体器件高度集成，第一导电层图案与第二导电层图案之间的距离变得越来越短。第一导电层图案与第二导电层图案之间的较窄的间隔可能会在第一导电层图案与第二导电层图案之间产生寄生电容。具体地，由于位线与储存节点接触插塞之间的寄生电容的增加，包括与储存节点接触插塞相邻的位线的动态随机存取存储（DRAM）器件可能会具有缓慢的操作速率和劣化的刷新特征。为了减小寄生电容，可以最小化第一导电层图案与第二导电层图案之间的面对的面积，或要求保持导电层图案之间的距离。然而，由于半导体器件产品的尺寸缩减，在增加导电层图案之间的距离方面存在限制。同样地，为了缩小面对的面积所提出的一种方式是降低第一导电层图案或第二导电层图案的高度。然而，降低高度必然伴随导电层图案的电阻增加。因此，减小寄生电阻的一种最好方式是减小绝缘层的介电常数。一般而言，使用氧化硅层和氮化硅层作为半导体器件的绝缘层。氧化硅层的介电常数（k）大约为4，且氮化硅层的介电常数（k）大约为7。由于氧化硅层和氮化硅层仍具有高介电常数，因此在减小寄生电容方面是有限制的。近来，正在发展诸如氮化硅硼（SiBN）和氮化硅碳（SiCN）的一些具有较低介电常数的层，但它们的介电常数接近6，仍不够低。
技术实现思路
本专利技术的一个实施例涉及一种半导体器件及其制造方法，所述半导体器件在位线与储存节点接触插塞之间具有减小的寄生电容。根据本专利技术的一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；以及在位线结构之间形成储存节点接触插塞。根据本专利技术的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；形成用于覆盖气隙的下部的气隙下覆盖层；以及在形成有气隙下覆盖层的位线结构之间形成储存节点接触插塞。根据本专利技术的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成覆盖层；在覆盖层之上形成间隔件层；通过选择性刻蚀间隔件层和覆盖层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；形成用于覆盖气隙的下部的气隙下覆盖层；以及在形成有气隙下覆盖层的位线结构之间形成储存节点接触插塞。根据本专利技术的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成第一间隔件层；在第一间隔件层之上形成覆盖层和第二间隔件层；选择性刻蚀第二间隔件层和覆盖层；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；形成用于覆盖气隙的下部的气隙下覆盖层；通过选择性刻蚀气隙下覆盖层和第一间隔件层来暴露出衬底的表面；以及在位线结构之间形成储存节点接触插塞。根据本专利技术的另一个实施例，一种半导体器件包括：设置在衬底之上的多个位线结构；位于位线结构之间的多个储存节点接触插塞；形成在位线结构与储存节点接触插塞之间的气隙；覆盖间隔件，所述覆盖间隔件被配置成覆盖气隙的上部和位线结构的上部；间隔件，所述间隔件被配置成覆盖位线结构和覆盖间隔件；以及气隙下覆盖层，所述气隙下覆盖层被配置成覆盖间隔件的同时覆盖气隙的下部。附图说明图1是说明根据本专利技术的一个实施例的半导体器件的截面图。图2A至2F是说明制造根据本专利技术的一个实施例的半导体器件的方法的截面图。图3是说明根据本专利技术的一个实施例的半导体器件的截面图。图4A和4B是说明制造根据本专利技术的一个实施例的半导体器件的方法的截面图。图5是说明根据本专利技术的一个实施例的半导体器件的截面图。图6A和6B是说明制造根据本专利技术的一个实施例的半导体器件的方法的截面图。图7是说明根据本专利技术的一个实施例的半导体器件的截面图。图8A至8F是说明制造根据本专利技术的一个实施例的半导体器件的方法的截面图。图9是说明根据本专利技术的一个实施例的半导体器件的截面图。图10A和10B是说明根据制造本专利技术的一个实施例的半导体器件的方法的截面图。图11是说明根据本专利技术的一个实施例的半导体器件的截面图。图12A和12B是说明制造根据本专利技术的一个实施例的半导体器件的方法的截面图。图13是说明根据本专利技术的一个实施例的半导体器件的截面图。图14A至14G是说明制造根据本专利技术的一个实施例的半导体器件的方法的截面图。具体实施方式下面将参照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以用不同的方式实施，而不应解释为限定为本文所提供的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并向本领域技术人员充分传达本专利技术的范围。在说明书中，相同的附图标记在本专利技术的不同附图和实施例中表示相似的部分。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。图1是说明根据本专利技术的一个实施例的半导体器件的截面图。参照图1，在半导体衬底11之上形成有多个位线结构。每个位线结构中层叠有位线14和硬掩模层图案15。位线14可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。位线14可以由所述导电材料中的任一种导电材料组成，或位线14可以是层叠有所述导电材料中的至少两种导电材料的层叠结构。位线14可以是沿着任一方向伸展的线型。虽然在图中未示出，但是在半导体衬底11之上还可以形成下结构和层间电介质层。下结构可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可以包括氧化硅和氮化硅。层间电介质层可以覆盖下结构，且下结构可以是穿通层间电介质层的插塞。下结构可以在位线14的下方，且下结构可以暴露在位线14之间。例如，可以在位线14的下方形成隔离层12和有源区13。而且，虽然在图中未示出，可以形成诸如掩埋栅的栅结构。位线14可彼此之间以相同的间距规则地布置在半导体衬底11之上。在多个位线14之间形成有储存节点接触插塞22。储存节点接触插塞22可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。储存节点接触插塞22可由所述导电材料中的任一种导电材料形成，或储存节点接触插塞22可以是层叠了所述导电材料中的至少本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：在衬底之上形成多个位线结构；在所述位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀所述间隔件层来暴露出所述衬底的表面；通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；以及在所述位线结构之间形成储存节点接触插塞。

【技术特征摘要】
2012.05.31 KR 10-2012-00584351.一种制造半导体器件的方法，包括以下步骤：在衬底之上形成多个位线结构；在所述位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀所述间隔件层来暴露出所述衬底的表面；通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；以及在所述位线结构之间形成储存节点接触插塞，其中，在所述位线结构之上形成彼此之间插入有所述覆盖层的所述多层间隔件层的步骤中，所述间隔件层具有在氮化物层之间形成氧化物层的结构；或者所述间隔件层具有在氧化物层之间形成氮化钛层的结构。2.如权利要求1所述的方法，其中，通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤包括以下步骤：对所述间隔件层执行回蚀工艺；以及通过从所述位线结构的下部选择性去除所述覆盖层来形成所述气隙。3.如权利要求2所述的方法，其中，经由湿法刻蚀工艺形成所述气隙。4.如权利要求1所述的方法，其中，在通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤中，当所述覆盖层由所述氧化物层形成时，使用包括作为主要成分的氟化氢HF的化学品。5.如权利要求1所述的方法，其中，在通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤中，当所述覆盖层由所述氮化钛层形成时，使用包括作为主要成分的硫酸H2SO4和过氧化氢H2O2的化学品。6.一种制造半导体器件的方法，包括以下步骤：在衬底之上形成多个位线结构；在所述位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀所述间隔件层来暴露出所述衬底的表面；通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；形成用于覆盖所述气隙的下部的气隙下覆盖层；以及在形成有所述气隙下覆盖层的所述位线结构之间形成储存节点接触插塞。7.如权利要求6所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：经由选择性外延生长工艺在所述衬底之上形成硅层。8.如权利要求6所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：在形成有所述气隙的所述衬底的轮廓之上形成绝缘层；以及对所述绝缘层执行回蚀工艺。9.如权利要求8所述的方法，其中，所述绝缘层包括氧化物层或氮化物层。10.如权利要求6所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：在所述衬底之上形成多晶硅层。11.如权利要求6所述的方法，其中，通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤包括以下步骤：对所述间隔件层执行回蚀工艺；以及通过从所述位线结构的下部选择性去除所述覆盖层来形成所述气隙。12.如权利要求11所述的方法，其中，经由湿法刻蚀工艺形成所述气隙。13.如权利要求6所述的方法，其中，在所述位线结构之上形成彼此之间插入有所述覆盖层的所述多层间隔件层的步骤中，所述间隔件层具有在氮化物层之间形成氧化物层的结构。14.如权利要求1...

【专利技术属性】
技术研发人员：金俊基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：