存储器件及半导体器件制造技术

提供一种能够长时间保持数据的存储器件。存储器件包括存储元件及晶体管，晶体管用作为开关元件，用以控制存储元件中的电荷的供应、存储及释出。晶体管包括用以控制阈值电压的第二栅电极以及普通栅电极。此外，由于晶体管的活性层包含氧化物半导体，因此晶体管的截止状态电流极低。在存储器件中，不通过在高电压下将电荷注入至绝缘膜围绕的浮动栅极，而是通过经由截止状态电流极低的晶体管来控制存储元件的电荷量，来存储数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性半导体存储器件。具体地，本专利技术涉及用以保持数据的存储单元(celI)的结构。
技术介绍
作为半导体存储器件(在下文中简称为存储器件)，可以举出:归类为易失性存储的动态随机存储器(DRAM)及静态随机存储器(SRAM);归类为非易失性存储的屏蔽式只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存及铁电存储器；等等。大部分上述使用单晶半导体衬底形成的存储器已进入实用。在这些半导体存储器中，闪存可以在市场上买到，其主要被用于例如USB存储器及存储卡等便携式存储介质。其原因在于闪存可以抗物理撞击，并且能方便地使用，因为它们是可以重复地写入及擦除数据并能在无电力的情况下保持数据的非易失性存储。作为闪存，有多个存储单元串联连接的与非(NAND)闪存以及多个存储单元以矩阵形式配置的或非(NOR)闪存。每一个闪存具有用作为每一个存储单元中的存储元件的晶体管。此外，用作为存储元件的晶体管在栅电极与用作为活性层的半导体膜之间具有称为浮动栅极的用以累积电荷的电极。浮动栅极中的电荷累积使得数据能够被保存。专利文献I及2均公开一种包括形成于玻璃衬底上的浮动栅极的薄膜晶体管。[专利文献I]日本专利申请公开6-021478号公报[专利文献2]日本专利申请公开2005-322899号公报
技术实现思路
一般而言，在写入数据时施加至非易失性存储中的存储元件的电压的绝对值约为20V，其倾向于高于施加至易失性存储中的存储元件的电压的绝对值。在能够重复地改写数据的闪存的情形中，在进行数据擦除与数据写入时，必需对用作为存储元件的晶体管施加高电压。因此，当闪存进行如数据写入及数据擦除等操作时功耗高，其是防碍包括闪存用作为存储器件的电子设备的功耗降低的因素之一。特别是，当将闪存用于例如相机或手机等便携式电子设备时，高功耗造成连续操作时间短等缺点。此外，虽然闪存是非易失性存储，但是，数据会因少量电荷的泄漏而丢失。因此，到目前为止，数据保持周期约为5年至10年，希望实现能够确保更长的数据保持周期的闪存。此外，虽然闪存能够重复地写入及擦除数据，但是，当电荷被累积于浮动栅极中时栅极绝缘膜容易因隧道电流而劣化。因此，一个存储元件中的数据改写频率最多为约数万至数十万次，希望实现改写数据次数能够高于数万至数十万次的闪存。鉴于上述问题，本专利技术的目的在于提供一种能够降低功耗的存储器件及包括该存储器件的半导体器件。本专利技术的目的在于提供一种能够更长时间地保持数据的存储器件及包括该存储器件的半导体器件。本专利技术的目的在于提供一种能够增加数据改写频率的存储器件及包括该存储器件的半导体器件。根据本专利技术的一个实施方式的存储器件包括存储元件及晶体管，该晶体管用作为用以控制存储元件中电荷的供应、存储及释出的开关元件。在存储器件中，并不是通过高电压将电荷注入绝缘膜围绕的浮动栅极，而是通过截止状态电流极低的晶体管控制存储元件中的电荷量，来存储数据。具体而言，晶体管的带隙比硅的带隙宽，并且，晶体管的沟道形成区包含本征载流子密度低于硅的本征载流子密度的半导体材料。通过包含具有上述特性的半导体材料的沟道形成区，可以实现截止状态电流极低的晶体管。作为上述半导体材料，例如可以使用带隙约为硅的带隙的三倍宽的氧化物半导体、碳化硅、氮化镓等。包含所述半导体材料的晶体管比包含例如硅或镓等普通半导体材料的晶体管具有低得多的截止状态电流。此外，用作为开关元件的晶体管除了包括普通栅电极之外还包括第二栅电极，用以控制阈值电压。晶体管可为任何晶体管，只要是绝缘栅极型场效晶体管即可。具体而言，晶体管包括第一栅电极、第二栅电极、位于第一栅电极与第二栅电极之间的半导体膜、位于第一栅电极与半导体膜之间的第一绝缘膜、位于第二栅电极与半导体膜之间的第二绝缘膜以及连接至半导体膜的源电极和漏电极。通过采用此结构，可以以通过控制源电极与第二栅电极之间的电位差来降低晶体管的截止状态电流的方式调整阈值电压。当用作为开关元件的晶体管的截止状态电流显著地降低时，在数据保持周期(保持周期)中，可以防止累积于存储元件中的电荷经由晶体管泄漏出。注意，通过降低例如成为电子供体(供体)的氢或水分等杂质以及降低氧缺陷而得到的高度纯化的氧化物半导体(纯化的氧化物半导体)是本征的(i型的)半导体或基本上本征的半导体。因此，包含氧化物半导体的晶体管具有极低的截止状态电流。具体而言，通过二次离子质谱仪(SIMS)测量的高度纯化的氧化物半导体中的氢浓度为5 X IO1Vcm3以下，优选为5 X IO1Vcm3以下，更优选为5 X IO1Vcm3以下，进一步优选为I X IO1Vcm3以下。此外，通过霍尔效应测量测到的氧化物半导体的载流子密度小于I X IO1Vcm3，优选小于IXlO12/cm3，更优选小于lX10n/Cm3。此外，氧化物半导体的带隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。通过使用充分地降低例如水分或氢等杂质浓度以及通过降低氧缺陷而得到的高度纯化的氧化物半导体膜，能够降低晶体管的截止状态电流。这里，说明氧化物半导体膜中的氢浓度的分析。通过二次离子质谱仪(SMS)来测量氧化物半导体膜中的氢浓度。已知原理上难以通过SMS取得样品表面附近或使用不同材料形成的层叠膜之间的界面附近的精准数据。因此，当通过SIMS分析厚度方向上膜的氢浓度的分布时，使用值未大幅改变且取得基本相同的值的膜的区域中的平均值作为氢浓度。此外，当膜的厚度较薄时，由于彼此相邻的膜的氢浓度的影响，在某些情况中无法发现可以取得基本上相同值的区域。在该情况中，使用膜的区域中的氢浓度的最大值或最小值作为膜的氢浓度。此外，当膜的区域中不存在具有最大值的山状峰值或是具有最小值的谷状峰值时，使用拐点的值作为氢浓度。具体而言，各种实验可以证明包括高度纯化的氧化物半导体膜作为活性层的晶体管的低截止状态电流。例如，即使当元件具有IXlOVm的沟道宽度及10 μ m的沟道长度时，截止状态电流仍然可以为小于或等于半导体参数分析仪的测量极限，即，在IV至IOV的源电极与漏电极之间的电压(漏电压)下为小于或等于IXlO-13Atj在该情况中，可知与截止状态电流除以晶体管的沟道宽度而得到的值相对应的截止状态电流密度为小于或等于IOOzA/μ m0此外，电容器及晶体管彼此连接，且使用其中流进或流出电容器的电荷由晶体管控制的电路来测量截止状态电流密度。在测量中，将高度纯化的氧化物半导体用作为晶体管的活性层，并且，从每单位小时电容器的电荷量的改变，测量晶体管的截止状态电流密度。结果可知，在晶体管的源电极与漏电极之间的电压为3V的情况下，得到每微米数十攸安培(yA/μ m)的低截止状态电流密度。因此，在根据本专利技术的一个实施方式的半导体器件中，包括高度纯化的氧化物半导体膜用作为活性层的晶体管的截止状态电流密度根据源电极与漏电极之间的电压而可以为小于或等于IOOyA/ μ m,优选为小于或等于IOyA/ μ m，更优选为小于或等于IyA/μ m。因此，包括高度纯化的氧化物半导体膜作为活性层的晶体管具有比包含结晶硅的晶体管低得多的截止状态电流。注意，作为氧化物半导体，优选使用含有铟(In)或锌(Zn)的氧化物半导体、更优选含有本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.08.27 JP 2010-1903441.一种存储器件，包括:在活性层中包含氧化物半导体的晶体管以及由所述晶体管控制电荷的存储的存储元件，其中所述活性层设置在所述晶体管的第一栅电极与第二栅电极之间。2.一种存储器件，包括:在活性层中包含氧化物半导体的晶体管以及由所述晶体管控制电荷的存储的电容器，其中所述活性层设置在所述晶体管的第一栅电极与第二栅电极之间。3.一种存储器件，包括:在活性层中包含氧化物半导体的第一晶体管以及由所述第一晶体管控制向栅电极提供电位的第二晶体管，其中所述活性层设置在所述第一晶体管的第一栅电极与第二栅电极之间。4.一种存储器件,包括: 在活性层中包含氧化物半导体的第一晶体管； 由所述第一晶体管控制向栅电极提供电位的第二晶体管；以及 用来保持所述栅电极的电位的电容器， 其中，所述活性层设置在所述第一晶体管的第一栅电极与第二栅电极之间。5.—种包括晶体管和电容器的存储器件， 其中，所述晶体管包括:第一栅电极、第二栅电极、位于所述第一栅电极与所述第二栅电极之间的活性层、位于所述第一栅电极与所述活性层之间的第一绝缘膜、位于所述第二栅电极与所述活性层之间的第二绝缘膜以及与所述活性层连接的源电极和漏电极， 其中，所述活性层包含氧化 物半导体， 并且，所述源电极和所述漏电极中的一方与所述电容器的一对电极中的一方连接。6.—种包括第一晶体管和第二电容器的存储器件， 其中，所述第一晶体管包括:第一栅电极、第二栅电极、位于所述第一栅电极与所述第二栅电极之间的活性层、位于所述第一栅电极与所述活性层之间的第一绝缘膜、位于所述第二栅电极和所述活性层之间的第二绝缘膜以及连接至所述活性层的源电极和漏电极，其中，所述活性层包含氧化物半导体， 并且，所述源电极和所述漏电极中的一方与所述第二晶体管的栅电极连接。7.一种存储器件，包括:包括晶体管和由所述晶体管存储电荷的存储元件的存储单元以及包括驱动电路晶体管和驱动电路电容器的驱动电路， 其中，所述晶体管包括第一栅电极、第二栅电极、氧化物半导体以及位于所述第一栅电极与所述第二栅电极之间的活性层， 第一电位被施加至所述驱动电路晶体管的第一端子， 所述驱动电路晶体管的栅电极连接至所述驱动电路晶体管的第二端子， 所述第二端子的第二电位被保持于所述驱动电路电容器中， 并且，所述第二电位被施加至所述晶体管的所述第二栅电极。8.一种存储器件，包括:包括晶体管和由所述晶体管存储电荷的电容器的存储单元以及包括驱动电路晶体管和驱动电路电容器的驱动电路， 其中，所述晶体管包括第一栅电极、第二栅电极、氧化物半导体以及位于所述第一栅电极与所述第二栅电极之间的活性层， 第一电位被施加至所述驱动电路晶体管的第一端子，所述驱动电路晶体管的栅电极连接至所述驱动电路晶体管的第二端子， 所述第二端子中的第二电位被保持于所述驱动电路电容器中， 并且，所述第二电位被施加至所述晶体管的所述第二栅电极。9.一种存...

【专利技术属性】
技术研发人员：山崎舜平，小山润，
申请(专利权)人：株式会社半导体能源研究所，
类型：
国别省市：