半导体器件制造技术

本发明专利技术的目的之一在于提供一种具有即使没有电力供给也能够保持存储数据数据且对写入周期的数量也没有限制的新颖结构的半导体器件。该半导体器件包括具有第一晶体管、第二晶体管以及置于第一晶体管的源区或漏区与第二晶体管的沟道形成区之间的绝缘层的存储单元。第一晶体管与第二晶体管设置成彼此至少部分重叠。绝缘层与第二晶体管的栅极绝缘层满足公式（（ta/tb）×（εrb/εra）＜0.1，其中，ta表示栅极绝缘层的厚度，tb表示绝缘层的厚度，εra表示栅极绝缘层的介电常数，并且εrb表示绝缘层的介电常数。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的一个方式涉及一种利用半导体元件的半导体器件及其制造方法。
技术介绍
利用半导体元件的存储器件可以粗分为如果没有电力供给存储数据就丢失的易失性存储器件和即使没有电力供给也保持存储数据的非易失性存储器件。易失性存储器件的典型例子是DRAM (动态随机存取存储器)。DRAM以选择存储元件所包括的晶体管并将电荷储存在电容器中的方式来储存信息。当从DRAM读取数据时电容器中的电荷丢失；由此，每次读出数据时都需要另一个 写入操作。另外，因为存储元件中包括的晶体管在截止状态下具有源极和漏极之间的泄漏电流(即截止状态电流)等，所以即使晶体管尚未被选择电荷也会流出或流入电容器，由此数据的保持期间较短。为此，需要按预定的间隔进行另一写入操作(刷新操作)，由此，难以充分降低功耗。另外，因为如果没有电力供给存储数据就丢失，所以需要利用磁性材料或光学材料的附加存储器件以便于长时间地保持数据。易失性存储器件的另一个例子是SRAM (静态随机存取存储器)。SRAM通过使用诸如触发器等的电路保持存储数据，而不需要进行刷新操作。这意味着SRAM具有优于DRAM的优点。但是，因为使用诸如触发器等的电路，所以每存储容量的成本上升。另外，与DRAM中一样，如果没有电力供给SRAM中的存储数据就丢失。非易失性存储器件的典型例子是闪存。闪存包括晶体管的栅电极和沟道形成区之间的浮动栅，并且通过在该浮动栅中保持电荷而存储数据。因此，闪存具有的优点在于数据保持时间极长(几乎是永久的)且并不需要进行易失性存储器件所需要的刷新操作(例如，参照专利文献I)。但是，存储元件所包括的栅极绝缘层因写入时产生的隧道电流发生劣化，从而在预定次数的写入操作之后存储元件停止其功能。为了缓和上述问题的不利影响，例如，采用使每个存储元件的写入次数均等的方法，但是在该情形中需要具有复杂的外围电路。另外，采用这种方法不能解决使用寿命的根本问题。也就是说，闪存不合适数据频繁改写的应用。另外，闪存需要高电压来在浮动栅保持电荷或者去除该电荷，并且用于生成高电压的电路也是必要的。再者，电荷的保持或去除需要相对较长的时间，从而难以提高写入和擦除操作的速度。[专利文献I]日本专利申请公开昭57-105889号公报
技术实现思路
鉴于上述问题，本专利技术的一个实施方式的目的是提供一种即使没有电力供给也能够保持存储数据并且对写入周期的数量也没有限制的具有新颖结构的半导体器件。另一个目的是提高具有新颖结构的半导体器件的集成度。根据本专利技术的一个实施方式，使用氧化物半导体(具体而言，高度纯化的氧化物半导体)来构成半导体器件。使用氧化物半导体构成的晶体管的泄漏电流极小；因此，可以在长时间地保持数据。另外，在使用高度纯化的氧化物半导体形成的晶体管的情形中，泄漏电流显著较低，因此可以在极长时间内保持数据。更具体而言，例如可以采用如下结构。根据本专利技术的一个实施方式，一种半导体器件包括具有第一晶体管、第二晶体管以及绝缘层的存储单元。第一晶体管包括第一沟道形成区；设置在第一沟道形成区上的第一栅极绝缘层；重叠于第一沟道形成区地设置在第一栅极绝缘层上的第一栅电极；以及夹持第一沟道形成区地设置的源区及漏区。第二晶体管包括第二沟道形成区；与第二沟道形成区电连接的源电极及漏电极；设置在第二沟道形成区上的第二栅电极；以及设置在第二沟道形成区和第二栅电极之间的第二栅极绝缘层。绝缘层设置在源区和漏区之一与第二沟道形成区之间。第一晶体管与第二晶体管以至少一部分彼此重叠的方式设置。第二栅极绝缘层和绝缘层满足下述公式(I)。 [公式I]<0.1 U Sm(在公式(I)中，ta表示第二栅极绝缘层的厚度，tb表示绝缘层的厚度，εra表示第二栅极绝缘层的介电常数，并且ε 表示绝缘层的介电常数。)根据本专利技术的另一个实施方式，一种半导体器件包括具有第一晶体管、第二晶体管以及绝缘层的存储单元。第一晶体管包括第一沟道形成区；设置在第一沟道形成区上的第一栅极绝缘层；重叠于第一沟道形成区地设置在第一栅极绝缘层上的第一栅电极；以及夹持第一沟道形成区地设置的源区及漏区。第二晶体管包括第二沟道形成区；与第二沟道形成区电连接的源电极及漏电极；设置在第二沟道形成区上的第二栅电极；以及设置在第二沟道形成区和第二栅电极之间的第二栅极绝缘层。绝缘层设置在源区和漏区之一与第二沟道形成区之间。第一晶体管与第二晶体管以至少一部分彼此重叠的方式设置。第二栅极绝缘层和绝缘层满足下述公式(2 )。[公式2] tb ε (在公式(2)中，ta表示第二栅极绝缘层的厚度，tb表示绝缘层的厚度，εra表示第二栅极绝缘层的介电常数，ε 表示绝缘层的介电常数，Vniax表示源区或漏区的电位，并且Vth表不第二晶体管的阈值电压。)在上述结构中，优选第一栅电极与源电极或漏电极电连接。另外，在上述结构中优选由源电极或漏电极、第二栅极绝缘层和导电层构成电容器。在上述结构中，优选第一沟道形成区和第二沟道形成区含有不同的半导体材料。另外，在上述结构中，优选第二沟道形成区包括氧化物半导体。注意，虽然在上述半导体器件中使用氧化物半导体材料来构成晶体管，但是本专利技术的一个实施方式不局限于使用氧化物半导体材料。也可以使用能够实现与氧化物半导体材料同等的截止电流特性的材料，例如诸如碳化硅等的宽带隙材料(具体而言，例如，能隙Eg大于3eV的半导体材料)等。注意，在本说明书等中，术语“上”或“下”不必然意味着构成要素的位置关系为“直接在XX之上”或“直接在XX之下”。例如，表达“栅极绝缘层上的栅电极”不排除栅极绝缘层和栅电极之间放置一组件的情况。另外，术语“上”及“下”只是为了便于说明而使用的。在本说明书等中，术语“电极”或“布线”不具有功能限定。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，术语“电极”或“布线”可包括多个“电极”或“布线”以集成方式形成的情况等。在使用极性相反的晶体管的情况或电路操作中电流方向变化的情况下，“源极”和“漏极”的功能有时互相调换。因此，在本说明书中，术语“源极”和“漏极”可以互相调换。注意，在本说明书等中，术语“电连接”可表示通过设置在组件之间的具有任何电作用的物体的连接。这里，“具有任何电作用的物体”只要可以进行电信号的收发，就对其没有特别的限制。“具有任何电作用的物体”的示例不仅包括电极和布线，而且还包括诸如晶体管等的开关元件、电阻器、电感器、电容器、具有各种功能的元件等。因为包含氧化物半导体的晶体管的截止电流极小，所以通过使用该晶体管而可以在极长时间内保持存储数据。就是说，因为不需要进行刷新操作，或者，可以将刷新操作的频率降低到极低，所以可以充分降低功耗。另外，即使没有电力供给也可以在长时间内保持存储数据。另外，根据本专利技术的一个实施方式的半导体器件不需要高电压来写入数据，而且也没有元件劣化的问题。例如，与常规的非易失性存储器中所需的不同，不需要对浮动栅注入电子或从浮动栅抽出电子，所以根本不会发生栅极绝缘层的劣化。就是说，根据本专利技术的一个实施方式的半导体器件对写入周期数量没有限制，这是常规的非易失性存储器所存在的问题，由此可以显著提高可靠性。再者，取决于晶体管的导通状态或截止状态进行数据的写入，由此容易实现高速操作。另外，不需要用于擦除数据的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.16 JP 2010-1621841.一种半导体器件，包括存储单元,包括第一晶体管，包括第一沟道形成区；所述第一沟道形成区上的第一栅极绝缘层；所述第一栅极绝缘层上的第一栅电极，其中所述第一栅电极与所述第一沟道形成区重置；以及源区及漏区，其中所述第一沟道形成区夹在所述源区和所述漏区之间；第二晶体管包括第二沟道形成区；与所述第二沟道形成区电连接的源电极及漏电极；所述第二沟道形成区上的第二栅电极；以及所述第二沟道形成区和所述第二栅电极之间的第二栅极绝缘层；以及所述源区和所述漏区之一与所述第二沟道形成区之间的绝缘层，其中，所述第一晶体管与所述第二晶体管彼此至少部分重叠，并且，所述第二栅极绝缘层和所述绝缘层满足公式.k 上!:1l. < O I/ e b ra其中，ta表示所述第二栅极绝缘层的厚度，tb表示所述绝缘层的厚度，ε 表示所述第二栅极绝缘层的介电常数，并且ε ^表示所述绝缘层的介电常数。2.根据权利要求1所述的半导体器件，其特征在于，所述源电极和所述漏电极之一与所述第一栅电极电连接。3.根据权利要求1所述的半导体器件，其特征在于，由所述源电极和所述漏电极之一以及所述第二栅极绝缘层、导电层构成电容器。4.根据权利要求1所述的半导体器件，其特征在于，所述第一沟道形成区包括第一半导体材料，所述第二沟道形成区包括第二半导体材料，并且，所述第一半导体材料和所述第二半导体材料彼此不同。5.根据权利要求1所述的半导体器件，其特征在于，所述第二沟道形成区包括氧化物半导体。6.一种半导体器件，包括；存储单元,包括第一晶体管，包括第一沟道形成区；所述第一沟道形成区上的第一栅极绝缘层；所述第一栅极绝缘层上的第一栅电极，其中所述第一栅电极与所述第一沟道形成区重置；以及源区及漏区，其中所述第一沟道形成区夹在所述源区和漏区之间；第二晶体管包括第二沟道形成区；与所述第二沟道形成区电连接的源电极及漏电极；所述第二沟道形成区上的第二栅电极；以及所述第二沟道形成区和所述第二栅电极之间的第二栅极绝缘层；以及所述源区和所述漏区之一与所述第二沟道形成区之间的绝缘层，其中，所述第一晶...

【专利技术属性】
技术研发人员：山崎舜平，加藤清，长塚修平，
申请(专利权)人：株式会社半导体能源研究所，
类型：
国别省市：