半导体器件制造技术

本发明专利技术提供了一种半导体器件，其具有这样一种排列结构，其中可形成具有相对小的宽度和相对紧密的间距的高密度线图案。半导体器件包括彼此间隔开的多个线图案。所述多个线图案包括：多根主线，它们之间具有第一间隙并且在第一方向上延伸；以及多根子线，它们从所述多根主线中的每一根的一端弯曲。所述多根子线之间具有大于第一间隙的距离，并且可与在第一方向上从对应于所述多根子线的所述多根主线中的每一根的一端延伸的延伸线间隔开。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年4月9日在韩国知识产权局提交的韩国专利申请No.10-2015-0050239的利益，该申请的公开全文以引用方式并入本文中。
本申请的实施例涉及一种半导体器件，具体而言，涉及一种具有相对小的宽度和相对紧密的间距的高密度线图案的排列结构的半导体器件。
技术介绍
为了制造高度集成的半导体器件，可将图案小型化。为了将许多器件集成在小的区域中，每个器件会尽可能小。这样，图案的间距会减小。随着针对半导体器件的设计规则极大地减少，由于光刻技术的分辨极限，在形成细微间距的图案方面存在限制。因此，会需要形成超过光刻技术的分辨极限的细微图案的技术。另外，会需要利用该技术的具有新排列结构的半导体器件。
技术实现思路
本专利技术构思提供了具有这样一种排列结构的半导体器件，其中可通过利用具有光刻技术的分辨极限以内的大小的图案形成具有相对小的宽度和相对紧密的间距的高密度线图案。根据本专利技术构思的一方面，提供了一种半导体器件，其包括彼此间隔开的多个线图案，所述多个线图案中的每一个包括在第一方向上延伸的主线和从主线的一端弯曲的子线，其中所述多个线图案包括多个线集，其中连续排列的四个线图案形成一个线集，其中所述多个 线集中的至少一个线集包括：第一子线集，其包括：第一主线和第二主线，它们之间具有第一间隙并且在第一方向上延伸；以及第一子线和第二子线，它们分别从第一主线和第二主线中的每一根的一端弯曲，第一子线和第二子线之间具有大于第一间隙的第二间隙，并且包括在第一方向上延伸的部分；以及第二子线集，其包括：第三主线和第四主线，它们之间具有第一间隙并且在第一方向上延伸；以及第三子线和第四子线，它们之间具有大于第一间隙的第三间隙并且在与第一方向不同的第二方向上分别从第三主线和第四主线中的每一根的一端延伸。第一子线和第二子线的端部面对的方向可与第三子线和第四子线的端部面对的方向不同。在第一子线和第二子线中，第一主线与第一子线的端部之间的长度和第二主线与第二子线的端部之间的长度可彼此不同。在第三子线和第四子线中，第三主线与第三子线的端部之间的长度和第四主线与第四子线的端部之间的长度可彼此不同。第一主线与第一子线的端部之间的第一子线的长度和第二主线与第二子线的端部之间的第二子线的长度之和可大于第三主线与第三子线的端部之间的第三子线的长度和第四主线与第四子线的端部之间的第四子线的长度之和。第一子线的端部和第二子线的端部可位于在第二方向上延伸的直线上。第三子线的端部和第四子线的端部可位于在第一方向上延伸的直线上。在所述至少一个线集中，第一线图案至第四线图案可按次序排列，并且第二子线的端部与第三子线的端部之间的距离可大于第二间隙或者第三间隙。第一子线可包括在第二方向上从第一主线延伸的第一部分和在第一方向上从第一部分延伸的第二部分，并且第二子线可包括在第二方向上从第二主线延伸的第一部分和在第一方向上从第一部分延伸的第二部分。第一子线的第一部分和第二子线的第一部分之间可具有第一间隙并且在第二方向上延伸。第二间隙和第三间隙的大小可相同。第二间隙可大于第三间隙。第三间隙可大于第二间隙。第一子线至第四子线可分别从第一主线至第四主线中的每一根的一端朝着相同方向弯曲。半导体器件还可包括第一焊盘图案至第四焊盘图案，其中所述至少一个线集从第一主线至第四主线的另一端延伸，并且连接至第一焊盘图案至第四焊盘图案。在第一方向上，第二焊盘图案的长度和第三焊盘图案的长度可大于第一焊盘图案的长度和第四焊盘图案的长度。第一主线至第四主线和第一子线至第四子线可具有相同的宽度。根据本专利技术构思的另一方面，提供了一种半导体器件，其包括彼此间隔开的多个线图案，并且包括其间具有第一间隙并且在第一方向上延伸的多根主线以及从所述多根主线中的每一根的一端弯曲并延伸的多根子线，其中所述多根子线的端部之间具有大于第一间隙的距离，并且与在第一方向上从所述多根主线中的每一根的一端延伸的延伸线间隔开。所述多根子线中的至少一些子线可包括在第一方向上延伸的部分。所述多根子线中的一些子线的端部面对的方向可与所述多根子线中的其余子线的端部面对的方向不同。所述多根子线中的相邻的两根子线的端部面对的方向可相同。在其端部面对相同方向的相邻的两根子线中，对应于相邻的两根子线的主线的端部与相邻的两根子线的端部之间的长度可彼此不同。其端部面对相同方向的相邻的两根子线的端部可位于垂直于相邻的两根子线的端部面对的方向的直线上。在所述多根子线中的四根连续的子线中，两根子线的端部面对 的方向与另两根子线的端部面对的方向可彼此垂直。所述多个线图案中的每一个还可包括焊盘线，即连接至主线的另一端的焊盘图案。所述多个线图案可构成多个闪速存储器装置，并且所述多个闪速存储器装置中的至少一个可包括三维(3D)存储器阵列。3D存储器阵列可包括非易失性存储器，其以单片方式形成在具有布置在硅衬底上的有源区的存储器单元的至少一个物理层级上。根据本专利技术构思的另一方面，提供了一种半导体器件，其包括彼此间隔开的多个线图案，所述多个线图案中的每一个包括在第一方向上延伸的主线和从主线的一端在与第一方向不同的方向上弯曲并且延伸至所述多个线图案中的每一个的端部的子线，其中，所述多个线图案包括连续排列的四个线图案中的第一子线集和第二子线集，第一子线集包括彼此相邻的第一线图案和第二线图案，第二子线集包括彼此相邻的第三线图案和第四线图案，其中，第一线图案的子线的端部和第二线图案的子线的端部面对的方向是第一方向，第三线图案的子线的端部和第四线图案的子线的端部面对的方向是垂直于第一方向的第二方向。第一线图案的子线的端部和第二线图案的子线的端部可位于在第二方向上延伸的直线上，第三线图案的子线的端部和第四线图案的子线的端部可位于在第一方向上延伸的直线上。第一线图案至第四线图案的主线之间可具有第一间隙并且可在第一方向上延伸，其中，第一线图案的子线的端部和第二线图案的子线的端部之间的距离、第二线图案的子线的端部和第三线图案的子线的端部之间的距离以及第三线图案的子线的端部和第四线图案的子线的端部之间的距离中的每一个大于第一间隙。本专利技术构思的一些实施例包括半导体器件，其包括彼此间隔开的多个线图案，并且包括：在第一方向上延伸的多根主线；分别从所述多根主线的端部弯曲的多根子线；以及连接至各根主线的对应的另一端部的多个焊盘图案。在一些实施例中，所述多根子线的端部之间具有大于所述多根主线之间的间隙的距离。在一些实施例中，所述多根子线中的至少一些包括在与第一方向不同的方向上延伸的部分。一些实施例提出了，所述多根子线中的至少一些包括在第一方向上延伸的部分。一些实施例提出了，所述多根子线中的一些子线的端部面对的方向与所述多根子线中的其余子线的端部面对的方向不同。在一些实施例中，在所述多根子线中的四根连续的子线中，两根子线的端部面对的方向与另外两根子线的端部面对的方向彼此垂直。应当注意的是，虽然未具体地描述，但是参照一个实施例描述的本专利技术构思的各方面可并入不同的实施例中。也就是说，所有实施例和/或任何实施例的所有特征可按照任何方式组合。在下面阐述的说明书中详细解释本专利技术构思的这些和其它目的和/或方面。附图说明通过以下结合附图的具体实施方式，将更加清楚地理解本专利技术构思的示本文档来自技高网...

【技术保护点】
一种半导体器件，包括彼此间隔开的多个线图案，所述多个线图案中的每一个包括在第一方向上延伸的主线和从主线的一端弯曲的子线，其中，所述多个线图案包括多个线集，其中，连续排列的四个线图案形成一个线集，其中，所述多个线集中的至少一个线集包括：第一子线集，其包括：第一主线和第二主线，它们之间具有第一间隙并且在所述第一方向上延伸；以及第一子线和第二子线，它们分别从第一主线和第二主线中的每一根的一端弯曲，第一子线和第二子线之间具有大于所述第一间隙的第二间隙，并且包括在所述第一方向上延伸的部分；以及第二子线集，其包括：第三主线和第四主线，它们之间具有所述第一间隙并且在所述第一方向上延伸；以及第三子线和第四子线，它们之间具有大于所述第一间隙的第三间隙并且在与所述第一方向不同的第二方向上分别从第三主线和第四主线中的每一根的一端延伸。

【技术特征摘要】
2015.04.09 KR 10-2015-00502391.一种半导体器件，包括彼此间隔开的多个线图案，所述多个线图案中的每一个包括在第一方向上延伸的主线和从主线的一端弯曲的子线，其中，所述多个线图案包括多个线集，其中，连续排列的四个线图案形成一个线集，其中，所述多个线集中的至少一个线集包括：第一子线集，其包括：第一主线和第二主线，它们之间具有第一间隙并且在所述第一方向上延伸；以及第一子线和第二子线，它们分别从第一主线和第二主线中的每一根的一端弯曲，第一子线和第二子线之间具有大于所述第一间隙的第二间隙，并且包括在所述第一方向上延伸的部分；以及第二子线集，其包括：第三主线和第四主线，它们之间具有所述第一间隙并且在所述第一方向上延伸；以及第三子线和第四子线，它们之间具有大于所述第一间隙的第三间隙并且在与所述第一方向不同的第二方向上分别从第三主线和第四主线中的每一根的一端延伸。2.根据权利要求1所述的半导体器件，其中，第一子线和第二子线的端部面对的方向与第三子线和第四子线的端部面对的方向不同。3.根据权利要求2所述的半导体器件，其中，在第一子线和第二子线中，第一主线与第一子线的端部之间的长度和第二主线与第二子线的端部之间的长度彼此不同。4.根据权利要求2所述的半导体器件，其中，在第三子线和第四子线中，第三主线与第三子线的端部之间的长度和第四主线与第四子线的端部之间的长度彼此不同。5.根据权利要求2所述的半导体器件，其中，第一主线与第一子线的端部之间的第一子线的长度和第二主线与第二子线的端部之间的第二子线的长度之和大于第三主线与第三子线的端部之间的第三子线的长度和第四主线与第四子线的端部之间的第四子线的长度之和。6.根据权利要求2所述的半导体器件，其中，第一子线的端部和第二子线的端部位于在所述第二方向上延伸的直线上。7.根据权利要求2所述的半导体器件，其中，第三子线的端部和第四子线的端部位于在所述第一方向上延伸的直线上。8.根据权利要求2所述的半导体器件，其中，所述至少一个线集包括按次序排列的第一线图案至第四线图案，并且第二子线的端部与第三子线的端部之间的距离大于第二间隙或者第三间隙。9.根据权利要求1所述的半导体器件，其中，第一子线包括在所述第二方向上从第一主线延伸的第一部分和在所述第一方向上从第一部分延伸的第二部分，并且第二子线包括在所述第二方向上从第二主线延伸的第一部分和在所述第一方向上从第一部分延伸的第二部分。10.根据权利要求9所述的半导体器件，其中，第一子线的...

【专利技术属性】
技术研发人员：李钟旻，成晧准，安在昊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR