半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供衬底、位于衬底表面的栅极膜以及位于栅极膜表面的初始掩膜层；在初始掩膜层表面形成图形化的光刻胶层；以图形化的光刻胶层为掩膜，刻蚀初始掩膜层形成若干分立的硬掩膜层，且硬掩膜层上以及栅极膜表面形成有聚合物杂质；采用灰化工艺去除图形化的光刻胶层，灰化工艺包括依次进行的第一灰化工艺和第二灰化工艺，第一灰化工艺还适于去除聚合物杂质中的硅离子，第二灰化工艺还适于去除聚合物杂质中的碳离子；在进行灰化工艺之后，对硬掩膜层以及栅极膜进行湿法清洗处理；以硬掩膜层为掩膜刻蚀所述栅极膜，在衬底上形成若干分立的栅极；在栅极两侧的衬底内形成源区和漏区。本发明专利技术提高了形成的栅极的质量。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种半导体器件的形成方法。
技术介绍
目前，在半导体器件的制造工艺中，P型金属氧化物半导体(PMOS，PtypeMetalOxideSemiconductor)管、N型金属氧化物半导体(NMOS，NtypeMetalOxideSemiconductor)管、或者由PMOS管和NMOS管共同构成的互补型金属氧化物半导体(CMOS，ComplementaryMetalOxideSemiconductor)管是构成芯片的主要器件。随着半导体工艺节点不断减小，半导体器件的栅极的特征尺寸持续减小。为了满足半导体工艺节点不断减小的发展趋势，提出一种采用双重图形化(DoublePatterning)法形成栅极的方法，主要包括：步骤S1、提供基底以及位于基底表面的多晶硅层，依次在所述多晶硅层表面形成初始硬掩膜层、以及位于初始硬掩膜层表面的第一光刻胶层，所述第一光刻胶层暴露出栅极长度方向上相邻两栅极之间的区域，其中，栅极长度方向指的是沿源极指向漏极的方向或沿漏极指向源极的方向；步骤S2、以所述第一光刻胶层为掩膜，对所述初始硬掩膜层进行第一图形化直至暴露出多晶硅层表面；然后，去除所述第一光刻胶层；步骤S3、在第一图形化后的初始硬掩膜层表面以及多晶硅层表面形成第二光刻胶层，所述第二光刻胶层暴露出栅极宽度方向上相邻两栅极之间的区域，其中，栅极宽度方向指的是垂直于栅极长度方向且与衬底表面平行的方向；步骤S4、以所述第二光刻胶层为掩膜，对所述第一图形化后的初始硬掩膜层进行第二图形化直至暴露出多晶硅层表面，获得位于多晶硅层表面的硬掩膜层；然后，去除所述第二光刻胶层；步骤S5、以所述硬掩膜层为掩膜，刻蚀所述多晶硅层直至暴露出基底表面，在所述基底表面形成栅极。然而，现有技术中形成的半导体器件的电学性能和可靠性有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件的形成方法，提高形成的栅极的质量，改善半导体器件的电学性能和可靠性。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底、位于衬底表面的栅极膜以及位于栅极膜表面的初始掩膜层；在所述初始掩膜层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层形成若干分立的硬掩膜层，且所述硬掩膜层上以及栅极膜表面形成有聚合物杂质，所述聚合物杂质中含有硅离子和碳离子；采用灰化工艺去除所述图形化的光刻胶层，所述灰化工艺包括依次进行的第一灰化工艺和第二灰化工艺，其中，第一灰化工艺还适于去除聚合物杂质中的硅离子，所述第二灰化工艺还适于去除聚合物杂质中的碳离子；在进行所述灰化工艺之后，对所述硬掩膜层以及栅极膜进行湿法清洗处理；以所述硬掩膜层为掩膜刻蚀所述栅极膜，在所述衬底上形成若干分立的栅极；在所述栅极两侧的衬底内形成源区和漏区。可选的，所述第一灰化工艺的灰化气体包括NF3和O2，所述第一灰化工艺具有第一灰化温度。可选的，所述第一灰化工艺的工艺参数包括：NF3流量为10sccm至1000sccm，O2流量为0sccm至200sccm，腔室压强为0.1托至10托，功率为100瓦至3000瓦，灰化温度为25摄氏度至200摄氏度。可选的，所述第二灰化工艺的灰化气体包括H2，所述第二灰化工艺具有第二灰化温度，且所述第二灰化温度高于第一灰化温度。可选的，所述第二灰化工艺的工艺参数包括：N2流量为100sccm至2000sccm，H2流量为10sccm至200sccm，腔室压强为0.1托至10托，功率为100瓦至3000瓦，灰化温度为250摄氏度至400摄氏度。可选的，所述灰化工艺还包括：在所述第二灰化工艺之后依次进行的第三灰化工艺和第四灰化工艺，其中，第三灰化工艺的灰化气体包括NF3，第四灰化工艺的灰化气体包括H2。可选的，所述第三灰化工艺的工艺参数包括：NF3流量为10sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。可选的，所述第四灰化工艺的工艺参数包括：H2流量为10sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。可选的，在刻蚀所述初始掩膜层的过程中，还包括：采用CF4和O2进行原位灰化处理。可选的，所述原位灰化处理的工艺参数包括：CF4流量为10sccm至200sccm，O2流量为0sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。可选的，所述初始掩膜层的材料包括氮化硅。可选的，刻蚀所述初始掩膜层的工艺参数包括：CF4流量为10sccm至200sccm，CH3F流量为0sccm至200sccm，C2F2流量为0sccm至200sccm，O2流量为0sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。可选的，所述湿法清洗处理采用的清洗液体包括氢氟酸溶液或臭氧溶液。本专利技术还提供一种半导体器件的形成方法，包括：提供衬底、位于衬底表面的栅极膜以及位于栅极膜表面的初始掩膜层；在所述初始掩膜层表面形成第一光刻胶层，且第一光刻胶层的图形排列方向为第一方向；以所述第一光刻胶层为掩膜，刻蚀所述初始掩膜层形成若干分立的第一硬掩膜层，且所述第一硬掩膜层上以及栅极膜表面形成有聚合物杂质，所述聚合物杂质中含有硅离子和碳离子；采用灰化工艺去除所述第一光刻胶层，所述灰化工艺包括依次进行的第一灰化工艺和第二灰化工艺，其中，第一灰化工艺还适于去除聚合物杂质中的硅离子，所述第二灰化工艺还适于去除聚合物杂质中的碳离子；在进行所述灰化工艺之后，对所述第一硬掩膜层以及栅极膜进行湿法清洗处理；在所述第一硬掩膜层表面以及栅极膜表面形成第二光刻胶层，且所述第二光刻胶层的图形排列方向为第二方向，所述第二方向与第一方向相互垂直；以所述第二光刻胶层为掩膜层刻蚀所述第一硬掩膜层，在所述栅极膜表面形成若干分立的第二硬掩膜层；以所述第二硬掩膜层为掩膜刻蚀所述栅极膜，在所述衬底上形成若干分立的栅极；在所述栅极两侧的衬底内形成源区和漏区，且源区指向漏区的方向与第一方向平行。可选的，所述第一灰化工艺的灰化气体包括NF3和O2，所述第一灰化工艺具有第一灰化温度。可选的，所述第二灰化工艺的灰化气体包括H2，所述第二灰化工艺具有第二灰化温度，且所述第二灰化温度高于第一灰化温度。可选的，所述第一灰化工艺的工艺参数包括：NF3流量为10sccm至1000sccm，O2流量为0sccm至200sccm，腔室压强为0.1托至10托，功率为100瓦至3000瓦，灰化温度为25摄氏度至200摄氏；所述第二灰化工艺的工艺参数包括：N2流量为100sccm至2000sccm，H2流量为10sccm至200sccm，腔室压强为0.1托至10托，功率为100瓦至3000瓦，灰化温度为250摄氏度至400摄氏度。可选的，所述灰化工艺还包括：在所述第二灰化工艺之后依次进行的第三灰化工艺和第四灰化工艺，其中，第三灰化工艺的灰化气体包括NF3，第四灰化工艺的灰化气体包括H2。可选的，所述第三灰化工艺的工艺参数包括：NF3流量为10sccm本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底、位于衬底表面的栅极膜以及位于栅极膜表面的初始掩膜层；在所述初始掩膜层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层形成若干分立的硬掩膜层，且所述硬掩膜层上以及栅极膜表面形成有聚合物杂质，所述聚合物杂质中含有硅离子和碳离子；采用灰化工艺去除所述图形化的光刻胶层，所述灰化工艺包括依次进行的第一灰化工艺和第二灰化工艺，其中，第一灰化工艺还适于去除聚合物杂质中的硅离子，所述第二灰化工艺还适于去除聚合物杂质中的碳离子；在进行所述灰化工艺之后，对所述硬掩膜层以及栅极膜进行湿法清洗处理；以所述硬掩膜层为掩膜刻蚀所述栅极膜，在所述衬底上形成若干分立的栅极；在所述栅极两侧的衬底内形成源区和漏区。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底、位于衬底表面的栅极膜以及位于栅极膜表面的初始掩膜层；在所述初始掩膜层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层形成若干分立的硬掩膜层，且所述硬掩膜层上以及栅极膜表面形成有聚合物杂质，所述聚合物杂质中含有硅离子和碳离子；采用灰化工艺去除所述图形化的光刻胶层，所述灰化工艺包括依次进行的第一灰化工艺和第二灰化工艺，其中，第一灰化工艺还适于去除聚合物杂质中的硅离子，所述第二灰化工艺还适于去除聚合物杂质中的碳离子；在进行所述灰化工艺之后，对所述硬掩膜层以及栅极膜进行湿法清洗处理；以所述硬掩膜层为掩膜刻蚀所述栅极膜，在所述衬底上形成若干分立的栅极；在所述栅极两侧的衬底内形成源区和漏区。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一灰化工艺的灰化气体包括NF3和O2，所述第一灰化工艺具有第一灰化温度。3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一灰化工艺的工艺参数包括：NF3流量为10sccm至1000sccm，O2流量为0sccm至200sccm，腔室压强为0.1托至10托，功率为100瓦至3000瓦，灰化温度为25摄氏度至200摄氏度。4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第二灰化工艺的灰化气体包括H2，所述第二灰化工艺具有第二灰化温度，且所述第二灰化温度高于第一灰化温度。5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二灰化工艺的工艺参数包括：N2流量为100sccm至2000sccm，H2流量为10sccm至200sccm，腔室压强为0.1托至10托，功率为100瓦至3000瓦，灰化温度为250摄氏度至400摄氏度。6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述灰化工艺还包括：在所述第二灰化工艺之后依次进行的第三灰化工艺和第四灰化工艺，其中，第三灰化工艺的灰化气体包括NF3，第四灰化工艺的灰化气体包括H2。7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第三灰化工艺的工艺参数包括：NF3流量为10sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。8.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第四灰化工艺的工艺参数包括：H2流量为10sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。9.如权利要求1所述的半导体器件的形成方法，其特征在于，在刻蚀所述初始掩膜层的过程中，还包括：采用CF4和O2进行原位灰化处理。10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述原位灰化处理的工艺参数包括：CF4流量为10sccm至200sccm，O2流量为0sccm至200sccm，腔室压强为2毫托至500毫托，源功率为100瓦至1000瓦，偏置电压为0伏至200伏。11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述初始掩膜层的材料包括氮化硅。12.如权利要求11所述的半导体器件的形成方法，其特征在于，刻蚀所述初始掩膜层的工艺参数包括：CF4流量为10sccm至200sccm，CH3F流量为0sccm至200sccm，C...

【专利技术属性】
技术研发人员：张海洋，孟晓莹，韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31