【技术实现步骤摘要】
本专利技术涉及一种半导体装置，特别是涉及ー种半导体装置的単元接触和位元线的制作方法。
技术介绍
动态随机存储器(DRAM)是由许多存储单元所构成，同时它也是目前最常用的一种主要的挥发性存储器。DRAM的每ー个存储单元是由ー个金属氧化物半导体(MOS)晶体管及至少ー个电容所堆叠串联而成的，电容是用来储存电荷作为位元资料，而MOS晶体管是用来控制电容中电荷的存取，电荷是借由位元线进行传送，位元线是和MOS晶体管的源极掺杂区电连结，一単元接触和MOS晶体管的漏极掺杂区电连结。一般来说，位元线和单元接触是由金属、金属硅化物或是多晶硅形成。 随着半导体技术朝向发展体积小、低消耗功率、低漏电流及高操作速度的装置和系统发展。在半导体存储器方面，则需要一新颖的エ艺，而降低存储单元的体积并且提供一个更简易的方式来形成位元线和单元接触。
技术实现思路
本专利技术提供了一种用于半导体装置，例如动态随机存储器(DRAM)的単元接触和位元线的制作方法。根据本专利技术的优选实施例，一种半导体装置的単元接触和位元线的制作方法，包括以下步骤首先提供一基底，然后形成一第一导电层、一第二导电层、一第一...
【技术保护点】
一种半导体装置的单元接触和位元线的制作方法，其特征在于，包括：提供一基底；形成一第一导电层、一第二导电层、一第一氮化硅层由下至上排列在基底上；图案化所述第一氮化硅层和所述第二导电层以形成多条线形掩膜；分别形成一对间隙壁于各所述线形掩膜的两侧，其特征在于，各所述间隙壁间定义出一间隔；形成一第二氮化硅层填满所述间隔；移除所述多个间隙壁；及用所述第二氮化硅层和所述多个线形掩膜当作掩膜，移除部分的所述第一导电层。
【技术特征摘要】
2011.06.21 US 13/164,7781.一种半导体装置的単元接触和位元线的制作方法，其特征在于，包括 提供一基底； 形成一第一导电层、一第二导电层、一第一氮化娃层由下至上排列在基底上； 图案化所述第一氮化硅层和所述第二导电层以形成多条线形掩膜； 分别形成ー对间隙壁于各所述线形掩膜的两侧，其特征在于，各所述间隙壁间定义出ー间隔； 形成一第二氮化硅层填满所述间隔； 移除所述多个间隙壁；及 用所述第二氮化硅层和所述多个线形掩膜当作掩膜，移除部分的所述第一导电层。2.根据权利要求I所述的半导体装置的単元接触和位元线的制作方法，其特征在干，直接位在所述第二氮化硅层下的所述第一导电层，是作为位元线。3.根据权利要求2所述的半导体装置的単元接触和位元线的制作方法，其特征在干，所述位元线是设置在所述基底内的一源极掺杂区。4.根据权利要求3所述的半导体装置的単元接触和位元线的制作方法，其特征在干，一浅沟渠隔离会埋入所述基底中并且和所述源极掺杂区相邻。5.根据权利要求I所述的半导体装置的単元接触和位元线的制作方法，其特征在干，直接位在所述第一氮化硅层下方的所述第一导电层和所述第二导电层，是作为ー单元接触线。6.根据权利要求5所述的半导体装置的単元接触和位元线的制作方法，其特征在干，所述单元接触线是放置在所述基底内的漏极掺杂区上。7.根据权利要求6所述的半导体装置的単元接触和位元线的制作方法，其特征在干，一浅沟渠隔离是埋入所述基底中并且和所述漏极掺杂区相邻。8.根据权利要求6所述的半导体装置的単元接触和位元线的制作方法，还包括将所述単元接触线分割成多个单元接触。9.根据权利要求I所述的半导体装置的単元接触和位元线的制作方法，其特征在干，所述第一导电层包括氮化钛、钨、钛、氮化钨、多晶硅或其组合。10.根据权利要求I所述的半导体装置的単元接触和位元线的制作方法，其特征在干，所述第二导电层包括钨。11.根据权利要求I所述的半导体装置的単元接触和位元线的制作方法，其特征在干，所述多个间隙壁包括氧化硅。12.—种半导体装置的単元接触和位元线的制作方法，其特征在于，一単元接...
【专利技术属性】
技术研发人员：希亚姆·苏尔氏，拉尔斯·黑尼克，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。