具有位于后钝化部上方的势垒层的凸块结构制造技术

一种半导体器件包括：势垒层，位于焊料凸块和后钝化互连(PPI)层之间。势垒层由无电镀镍(Ni)层、无电镀钯(Pd)层、或者浸渍(Au)层中的至少一个形成。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造，更具体地，涉及半导体器件中的凸块结构。
技术介绍
现代集成电路实际上由成百上千的诸如晶体管和电容器的有源器件组成。这些器件最初彼此隔离，但是稍后互连在一起，从而形成功能电路。典型的互连结构包括横向互 连，例如金属线(布线)；和垂直互连，例如，通孔和接触。互连越来越多地决定现代集成电路的性能和密度的局限。在互连结构的顶部，在各个芯片的表面上形成结合焊盘，并且露出该接合焊盘。通过接合焊盘进行电连接，从而将芯片连接至封装衬底或另一管芯。可以将接合焊盘用于引线接合或倒转芯片接合。倒装芯片封装利用凸块建立在芯片的I/O焊盘和封装件的衬底或引线框之间的电接触。在结构上，凸块实际上包括凸块本身和“凸块下金属”(UBM),该凸块下金属位于凸块和I/O焊盘之间。现在，晶圆级芯片规模封装(WLCSP)广泛用于其低成本和相对简单的エ艺。在典型的WLCSP中，在钝化层上形成诸如重新分布线(RDL)的后钝化互连(PPI)线，然后，形成聚合物薄膜和凸块。现有的UBM形成エ艺需要物理汽相沉积(PVD)步骤，金属电镀步骤，或者这两个步骤的组合，从而形成金属化膜。进ー步需要利用光刻和本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；钝化层，覆盖所述半导体衬底；互连层，覆盖所述钝化层，包括线区域和连接焊盘区域；保护层，覆盖所述互连层，并且露出所述互连层的所述连接焊盘区域；势垒层，形成在所述连接焊盘区域的所述露出部分上；以及焊料凸块，形成在所述势垒层上；其中，所述势垒层包括：镍(Ni)层、钯(Pd)层、或者金(Au)层中的至少一个。

【技术特征摘要】
2011.06.24 US 13/167,9461.一种半导体器件，包括 半导体衬底； 钝化层，覆盖所述半导体衬底； 互连层，覆盖所述钝化层，包括线区域和连接焊盘区域； 保护层，覆盖所述互连层，并且露出所述互连层的所述连接焊盘区域； 势垒层，形成在所述连接焊盘区域的所述露出部分上；以及 焊料凸块，形成在所述势垒层上； 其中，所述势垒层包括镍(Ni)层、钯(Pd)层、或者金(Au)层中的至少一个。2.根据权利要求I所述的半导体器件，其中，所述互连层包括铜。3.根据权利要求I所述的半导体器件，其中，所述势垒层为无电镀Ni/无电镀Pd/浸溃Au (ENEPIG)结构。4.根据权利要求I所述的半导体器件，其中，所述势垒层为无电镀Ni/无电镀Pd (ENEP)结构。5.根据权利要求I所述的半导体器件，其中，所述势垒层为无电镀Ni/浸溃Au(ENIG)结构。6.根据权利要求I所述的半导体器件，其中，所述保护层包括聚合物层。7.根据权利要求I所述的半导体器件，其中，所述保护层具有露出所述连接焊盘区域的开口，并且所述开口具有大...

【专利技术属性】
技术研发人员：卢祯发，刘重希，李明机，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：