半导体晶片及制造半导体晶片的方法技术

提供了一种半导体晶片(100)，具有预定分离划线(102)的规则图案，其中，所述预定分离划线(102)被配置为使得能够沿着所述规则图案将半导体晶片单个化。

【技术实现步骤摘要】

本公开涉及一种半导体晶片，具有预定分离划线(separation lane)的规则图案，更具体地，涉及ー种半导体晶片，可以用于制造超薄且超鲁棒(ultrarobust)的硅芯片。除此之外，本专利技术涉及一种制造晶片的方法，所述晶片具有预定分离划线的规则图案。
技术介绍
在超薄集成电路或半导体晶片领域，对这种超薄集成电路晶片的分离可能导致背面和正面碎裂(chipping)。具体地,管芯的机械鲁棒性和柔性(flexibility)可能由于晶片的较小厚度而降低。先进半导体器件晶片(例如，先进CMOS器件)的线层的背面可 以被金属(例如铜)、电介质材料(例如低k材料)以及其它材料(例如作为钝化材料的氮化硅和/或用于芯片完成步骤(finishing)和/或接合焊盘的铝)覆盖。先进半导体器件晶片的设计规则需要金属(例如，铜、铝等)片层(tile)的密集覆盖，以满足均匀性(homogeneity)和平面化要求。当衬底(例如，娃)的厚度下降到小于150微米的厚度时，到处存在的金属覆盖支配着半导体晶片和/或芯片的机械行为。半导体晶片和/或芯片表现得类似于其上具有多层韧性金属(ductile metal)的柔性硅弹簧的合成物。对于超薄半导体晶片，具体地，当金属/电介质层的厚度接近于剩余硅衬底的厚度时，机械刀片切割エ艺(mechanical bladedicing process)可能达不到高加工能力。原因可能是对例如铜等金属而言切割刀片的强堵塞(clogging)或强覆盖。能够克服机械芯片弱点的备选激光分离エ艺或甚至干(槽)蚀刻エ艺可能无法应用在晶片正面，原因在于金属结构可能遮蔽激光分离エ艺或者甚至干(槽)蚀刻エ艺。
技术实现思路
需要提供ー种具有预定分离划线的规则图案的半导体晶片以及一种制造具有预定分离划线的规则图案的晶片的方法，所述分离划线允许容易地分离半导体晶片同时保持分离的管芯的机械鲁棒性和柔性。为了满足以上需求，提供了根据独立权利要求的方法和器件。在从属权利要求中描述了另外的实施例。根据示例性方面，一种半导体晶片，具有预定分离划线的规则图案，其中所述预定分离划线被配置为使得能够沿着所述规则图案将所述半导体晶片单个化(singularizable)。具体地，预定分离划线可以具有预定宽度，所述预定宽度被调整为适于使能单个化或者切割而同时又足够窄，使得晶片上的区域密度具有合适的均匀性，以至于可以执行对晶片的处理，具体地，没有限制地执行对晶片的处理。具体地，预定分离划线可以毗连，或者可以被布置为邻近标准锯划线(saw lane)，其中所述标准锯划线可以具有测试结构和/或掩膜对准结构(例如，晶片释放模块(wafer releasemodules (PCM))、掩膜对准和特殊处理结构(OCM/T-Boxes))。具体地,半导体晶片可以是例如娃衬底等原始衬底(rawsubstrate)、经部分处理的半导体晶片或者包括芯片和/或集成电路和/或半导体器件的经完全处理的半导体晶片。具体地，可以由部分或完全处理的芯片或管芯之间未图样化或未经处理的划线(例如，可以是无金属和/或无多晶硅的划线)和/或沟槽来形成预定分离划线的规则图案。术语“未图样化的划线”可以具体指的是晶片上没有非半导体器件或芯片或集成电路或其部分的划线或区域。换言之，预定分离线可以形成区域的规则图案，其中所述区域不具有形成半导体器件的一部分的金属或多晶硅。可以通过以下两种方式中的任何一种来形成未图样化的划线或区域在处理晶片或衬底期间，不对这些划线或区域进行金属或具有类金属特性的成分的沉积；或者在处理晶片或衬底期间，实质上去除所有沉积的金属或多晶硅层。更具体地，未图样化的划线可以由可以不包括任何金属成分和/或具有类似金属特性的成分(例如，多晶硅)的区域来形成。在该上下文中，“不具有金属或无金属”可以具体指的是实质上没有形成金属或导体划线(例如，多晶硅划线)的区域。然而，在无金属划线中可以存在少量金属和/或多晶硅。 具体地，预定分离划线可以形成区域，这些区域可以允许将经过处理的半导体晶片容易地分离为或单个化为单独的芯片。例如，可以通过切削(cutting)和/或激光切割和/或蚀刻和/或折断(breaking)来使将经过处理的半导体晶片的管芯单个化。具体地，可以在预定分离划线的区域中，去除最终的钝化层，例如氮化硅。具体地，例如，由于提供了具有适当宽度的预定分离划线，在管芯分离期间可以避免在半导体晶片正面的层离(delamination)。根据另一示例性方面，提供了一种制造晶片的方法，所述晶片具有预定分离划线的规则图案。所述方法包括提供未图样化或未处理的半导体晶片；在进一步处理半导体晶片期间，从晶片正面和/或背面在芯片区域之间留下未图样化的划线的规则图案；和/或在处理未图样化或未处理的半导体晶片期间，通过在芯片区域之间注入(implant)离子来形成预定分离划线的规则图案。具体地，未图样化的划线可以由形成芯片的集成电路期间没有发生处理、构造或图样化的区域形成。术语“芯片区域”或“功能芯片区域”可以指的是半导体晶片上形成有半导体器件、集成电路、芯片、有源元件或其一部分的区域或部分。具体地，可以通过从晶片正面和/或晶片背面的深度氧注入(c^poxygenimplantation)来形成预定分离划线的规则图案。具体地，可以在处理半导体晶片之前(即，在形成芯片的电子电路或集成电路之前)进行离子注入，间歇地进行离子注入，或者在处理半导体晶片之后进行离子注入。具体地，可以将注入深度和/或注入方向调整为最终半导体晶片的厚度。具体地，通过提供其上已形成有预定分离划线的图案的半导体晶片，可以(具体地，使得可以)避免由于不良管芯分离而导致在半导体晶片正面(具体地，芯片上)的层离。具体地，可以不出现金属层和/或多晶硅层的层离或者由于韧性金属填充而导致的不完整分离。此外，具体在薄半导体晶片(例如小于150微米)的情况下，可以避免半导体晶片背面的碎裂，这可能使机械芯片强度显著改善。此外，可以避免脆性(brittle)和低粘附性(adhesion)电介质材料(例如，低k材料)的层离,甚至是超过芯片密封环层离到有源芯片区域中。此外，具体地，其上形成有预定分离划线的图案的半导体晶片可以允许制造具有无缺陷芯片边缘的芯片。可以降低可能蔓延到功能芯片区域的机械损坏的风险。此外，可以降低在组装(assembly)和/或现场(field)应用中芯片机械折断的风险。在从晶片正面进行离子注入的情况下，提供其上形成有预定分离划线的图案的半导体晶片可能并不需要在前端产品设计上有大的改动，原因在于布局可以完全实现到默认产品掩膜组(maskset)中。在现有技术中，测试图案，例如OCM和/或PCM，可以仍然用作具有默认锯划线布局或准星滴落物(reticle drop-in)的晶片。此外，对于小尺寸的芯片，可以跳过后续的激光切割和/或刀片切割工艺。此外，相对于半导体晶片的总体厚度，管芯分离可能更依赖于半导体晶片的厚度变化。在下文中，将说明半导体晶片的其他示例性实施例。然而，这些实施例也应用于制造晶片的方法。 根据另一示例性实施例，提供了一种半导体晶片，其中，预定分离划线具有I微米至50微米之间的宽度。具体地，预定分离划线的本文档来自技高网...

【技术保护点】
一种半导体晶片(100)，具有预定分离划线(102)的规则图案，其中，所述预定分离划线(102)被配置为使得能够沿着所述规则图案将所述半导体晶片单个化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：弗洛里安·施密特，海默·舒切尔，迈克尔·齐恩曼，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：