半导体装置制造方法及图纸

本发明专利技术提供一种具有新结构的半导体装置，其中甚至在没有提供电力时也能够保存已存储数据，并且写入次数不受限制。该半导体包括第一晶体管之上的第二晶体管和电容器。电容器包括第二晶体管的源或漏电极和栅绝缘层以及覆盖第二晶体管的绝缘层之上的电容器电极。第二晶体管的栅电极和电容器电极隔着绝缘层至少部分相互重叠。通过使用不同层来形成第二晶体管的栅电极和电容器电极，半导体装置的集成度能够得到提高。

【技术实现步骤摘要】
【国外来华专利技术】
所公开的本专利技术涉及包括半导体元件的半导体装置及其制造方法。
技术介绍
包括半导体元件的存储器装置广义地分为两类在未加电时丢失已存储数据的易失性存储器装置以及甚至在未加电时也保存已存储数据的非易失性存储器装置。易失性存储器装置的一个典型示例是动态随机存取存储器(DRAM)。DRAM按照如下方式来存储数据使得选择存储器元件中包括的晶体管，并且电荷在电容器中积聚。从DRAM读取数据时，由于上述原理，电容器中的电荷丢失；因而每次读出数据时 必需写入。此外，由于当晶体管处于截止状态时，泄漏电流(断态电流)在存储器元件中包括的晶体管的源极与漏极之间流动，所以甚至在没有选择晶体管时，电荷也流入或流出，这使数据保存期较短。为此，在预定间隔必需写入操作(刷新操作)，并且难以充分降低功率消耗。此外，由于已存储数据在电力供应停止时丢失，所以需要利用磁性材料或光学材料的另一种存储器装置，以便将数据保存长时间。易失性存储器装置的另一个示例是静态随机存取存储器(SRAM)。SRAM通过使用诸如触发器之类的电路来保存已存储数据，并且因而无需刷新操作，这是优于DRAM的优点。但是，因为使用诸如触发器之类的电路，所以每存储器容量的成本增力卩。此外，如同DRAM中那样，SRAM中的已存储数据在电力供应停止时丢失。非易失性存储器装置的一个典型示例是闪速存储器。闪速存储器包括晶体管中的栅电极与沟道形成区之间的浮栅，并且通过将电荷保存在浮栅中来存储数据。因此，闪速存储器的优点在于，数据保存周极长(半永久)，并且不需要在易失性存储器装置中是必需的刷新操作(例如参见专利文献I)。但是，闪速存储器中存在的问题在于，存储器元件在预定写入次数之后变得无法起作用，因为存储器元件中包括的栅绝缘层因写入中生成的隧道电流而退化。为了降低这个问题的影响，例如，能够采用一种在存储器元件之间均衡写入次数的方法，但是需要复杂的外围电路以采用这种方法。此外，甚至当采用这种方法时，也没有解决有关使用寿命的基本问题。换言之，闪速存储器不适合频繁改写数据的应用。另外，需要高电压以将电荷注入浮栅或者去除电荷，并且要求用于这个方面的电路。此外，需要较长时间来注入或去除电荷，并且不容易提高写入和擦除数据的速度。 日本已公开专利申请No. S57-105889。
技术实现思路
鉴于上述问题，所公开的本专利技术的一个实施例的目的是提供一种具有新结构的半导体装置，其中甚至在没有提供电力时也能够保存已存储数据，并且写入次数不受限制。在所公开的本专利技术中，半导体装置使用纯化氧化物半导体来形成。使用纯化氧化物半导体所形成的晶体管能够长时间保存数据，因为其泄漏电流极小。本专利技术的一个实施例包括各包括第一晶体管、第二晶体管和电容器的多个存储器单元。第一晶体管包括第一沟道形成区；第一沟道形成区之上的第一栅绝缘层；第一栅电极，与第一沟道形成区重叠，并且在第一栅绝缘层之上；以及第一源电极和第一漏电极，电连接到第一沟道形成区。第二晶体管包括第二沟道形成区；第二源电极和第二漏电极，电连接到第二沟道形成区；第二栅电极，与第二沟道形成区重叠；以及第二沟道形成区与第二栅电极之间的第二栅绝缘层。电容器包括第二源电极或第二漏电极、覆盖第二晶体管的绝缘层以及绝缘层之上的电容器电极。第一沟道形成区和第二沟道形成区包括不同的半导体材料。第一栅电极和第二源电极或第二漏电极相互电连接。第一晶体管和第二晶体管至少部分相互重叠。在上述结构中，电容器电极隔着绝缘层与第二栅电极的至少一部分重叠。另外，电容器电极与第一栅电极的至少一部分重叠。 在上述结构中，电容器电极与第二沟道形成区的至少一部分重叠。在上述结构中，第一晶体管包括夹合第一沟道形成区的杂质区。另外，第二晶体管的第二沟道形成区包括氧化物半导体。在上述结构中，电容器包括氧化物半导体。注意，在本说明书等中，诸如“之上”或“之下”之类的术语不一定表示组件放置于“直接在”另一个组件“之上”或“之下”。例如，表述“栅绝缘层之上的栅电极”并不排除组件设置在栅绝缘层与栅电极之间的情况。另外，在本说明书等中，诸如“电极”或“布线”之类的术语并没有限制组件的功能。例如，“电极”有时用作“布线”的一部分，反过来也是一样。此外，术语“电极”或“布线”能够包括多个“电极”或“布线”按照集成方式来形成的情况。此外，例如，当使用相反极性的晶体管时或者当电流流动方向在电路操作中改变时，“源”和“漏”的功能有时相互交换。因此，在本说明书中，术语“源”和“漏”能够相互交换。注意，在本说明书等中，术语“电连接”包括组件通过具有任何电功能的对象来连接的情况。对于具有任何电功能的对象没有具体限制，只要电信号能够在通过该对象连接的组件之间传送和接收就可。具有任何电功能的对象的示例包括诸如晶体管、电阻器、电感器、电容器之类的开关元件和具有各种功能的元件以及电极和布线。由于包括氧化物半导体的晶体管的断态电流极小，所以通过使用晶体管能够保存已存储数据极长时期。换言之，刷新操作变得不是必需，或者刷新操作的频率能够极低，这引起功率消耗的充分降低。此外，已存储数据甚至在没有提供电力时也能够长时期保存。此外，按照本专利技术的一个实施例的半导体装置不需要用于写入数据的高电压，并且元件降级不成问题。例如，与常规非易失性存储器不同，向浮栅注入以及从浮栅抽取电子不是必需；因此，诸如栅绝缘层的降级之类的问题完全不会出现。也就是说，按照本专利技术的一个实施例的半导体装置对改写次数没有限制，这一直是常规非易失性存储器的问题，并且因而具有显著提高的可靠性。此外，由于通过使晶体管导通和截止来写入数据，所以能够易于实现高速操作。另外一个优点在于，不需要用于擦除数据的操作。由于包括不是氧化物半导体的材料的晶体管能够以充分高的速度进行操作，所以当它与包括氧化物半导体的晶体管相结合时，半导体装置能够以充分高的速度执行操作(例如读取数据)。此外，通过包括不是氧化物半导体的材料的晶体管，能够适当地实现需要以高速度进行操作的各种电路(例如，逻辑电路或驱动器电路)。因此，能够通过提供包括不是氧化物 半导体的材料的晶体管(更广义来说，能够以充分高的速度进行操作的晶体管)以及包括氧化物半导体的晶体管(更广义来说，其断态电流充分小的晶体管)，来实现具有新特征的半导体装置。此外，在本专利技术的一个实施例中，包括氧化物半导体材料的晶体管的栅电极和电容器电极使用不同导电层来形成，并且覆盖晶体管的绝缘层在栅电极之上形成。因此，栅电极与电容器电极之间的距离能够充分减小，并且这些电极能够部分相互重叠。相应地，能够提供具有更高集成密度的半导体装置。附图说明图IA和图IB是半导体装置的截面图和平面图。图2A至图2D是示出半导体装置的制造过程的截面图。图3A至图3D是示出半导体装置的制造过程的截面图。图4A至图4D是示出半导体装置的制造过程的截面图。图5A至图5C是示出半导体装置的制造过程的截面图。图6A和图6B是半导体装置的截面图和平面图。图7A和图7B是半导体装置的截面图和平面图。图8A至图8H是示出用于制造半导体装置的半导体衬底的制造过程的截面图。图9A至图9E是示出半导体装置的制造过程的截面图。图IOA和图IOB是半导体装置的截面图和平面图。图IlA和图IlB是半导体装置的截面图和平面本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：加藤清，长塚修平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：