半导体器件及方法技术

本发明专利技术提供了半导体器件及其制造方法。根据实施例，第一半导体管芯和第二半导体管芯接合至第一衬底。在第一半导体管芯和第二半导体管芯的上方并且在它们之间形成保护盖。将密封剂布置在保护盖的上方，并且去除密封剂的部分以露出保护盖，或者可选地露出第一半导体器件和第二半导体器件。然后，第一衬底可接合至第二衬底。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及。
技术介绍
由于各种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成度的不断改 善，半导体工业已经历了快速的发展。在多数情况下，集成度的这种改善来自于最小部件尺 寸的不断减小（例如，朝着小于20nm节点缩小半导体工艺节点），从而允许更多的部件集成 在给定的区域内。近年来，随着对微型化、更高的速度、更大的带宽以及更低的功耗和延迟 的需求增长，对半导体管芯的更小和更具创造性的封装技术的需要也增长。 随着半导体技术进一步发展，作为有效替代品出现了堆叠的和接合的半导体器件 以进一步减小半导体器件的物理尺寸。在堆叠的半导体器件中，将有源电路（诸如，逻辑电 路、存储器电路以及处理器电路等）至少部分地制造在单独的衬底上，然后使它们物理接 合和电接合在一起以形成功能器件。这种接合工艺应用尖端技术，并且期望得到改善。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种半导体器 件，包括：第一半导体器件，接合至第一衬底的第一面，所述第一半导体器件包括第一侧壁； 第二半导体器件，接合至所述第一衬底的第一面，所述第二半导体器件包括第二侧壁；导电 保护盖，与所述第一侧壁、所述第二侧壁以及所述第一衬底物理接触；以及密封剂，介于所 述第一半导体器件和所述第二半导体器件之间，所述密封剂位于所述导电保护盖的至少一 部分的上方。 在该半导体器件中，所述第一半导体器件具有背离所述第一衬底的第一表面，所 述导电保护盖具有与所述第一表面平齐的顶面。 在该半导体器件中，所述第一半导体器件具有背离所述第一衬底的第一表面，所 述导电保护盖覆盖所述第一表面。 该半导体器件还包括：第二衬底，在与所述第一半导体器件相对的面上接合至所 述第一衬底。 在该半导体器件中，所述保护盖是钛。 在该半导体器件中，所述保护盖是铝。 在该半导体器件中，所述保护盖从所述第一侧壁延伸至所述第二侧壁。 根据本专利技术的另一方面，提供了一种半导体器件，包括：第一半导体管芯，与第二 半导体管芯横向分离开；导电层，从所述第一半导体管芯的侧壁延伸至所述第二半导体管 芯的侧壁，其中，所述导电层覆盖所述第一半导体管芯的侧壁和所述第二半导体管芯的侧 壁；密封剂，位于所述导电层的上方并且介于所述第一半导体管芯和所述第二半导体管芯 之间；第一衬底，接合至所述第一半导体管芯和所述第二半导体管芯；以及第二衬底，与所 述第一半导体管芯相对地接合至所述第一衬底。 在该半导体器件中，所述导电层包括钛。 在该半导体器件中，所述导电层包括铝。 在该半导体器件中，所述导电层包括复合层。 在该半导体器件中，所述导电层没有延伸到所述第一半导体管芯的上方。 在该半导体器件中，所述导电层具有第一顶面，所述密封剂具有第二顶面，并且所 述第一半导体管芯具有第三顶面，其中，所述第一顶面、所述第二顶面和所述第三顶面相互 平齐。 在该半导体器件中，所述导电层具有第一顶面，所述密封剂具有第二顶面，并且所 述第一半导体管芯具有第三顶面，其中，所述第一顶面和所述第二顶面相互平齐，但不与所 述第三顶面平齐。 根据本专利技术的另一方面，提供了一种制造半导体器件的方法，所述方法包括：将第 一半导体管芯和第二半导体管芯接合至第一衬底；在所述第一半导体管芯、所述第二半导 体管芯以及所述第一衬底上方形成导电覆盖层；将密封剂施加在所述导电覆盖层的上方； 以及去除所述密封剂的一部分，其中，去除所述密封剂的一部分露出所述导电覆盖层。 该方法还包括：将所述第一衬底接合至第二衬底。 在该方法中，去除所述密封剂的一部分还去除所述导电覆盖层的一部分，去除所 述导电覆盖层的一部分露出所述第一半导体管芯。 在该方法中，在露出所述第一半导体管芯之前，结束去除所述密封剂的一部分。 在该方法中，形成所述导电覆盖层形成了第一材料的第一层和不同于所述第一材 料的第二材料的第二层。 该方法还包括：减薄所述第二衬底以露出导电通孔。【附图说明】 当结合附图进行阅读时，从以下详细描述可更好地理解本专利技术的各个方面。应该 注意的是，根据工业中的标准实践，各种部件不是按照比例绘制。实际上，为了清楚讨论，可 随意增大或减小各种部件的尺寸。 图1示出了根据一些实施例接合至第一衬底的第一半导体管芯和第二半导体管 心； 图2示出了根据一些实施例的保护盖的形成； 图3示出了根据一些实施例的密封剂的布置； 图4示出了根据一些实施例去除密封剂的一部分； 图5示出了根据一些实施例的载具的附接； 图6示出了根据一些实施例的第一衬底的减薄； 图7示出了根据一些实施例将第一衬底接合至第二衬底； 图8示出了根据实施例的去除密封剂但没有去除保护层； 图9示出了根据一些实施例的载具附接至保护盖； 图10示出了根据一些实施例将第一衬底接合至第二衬底；以及 图11示出了根据一些实施例的工艺流程图。【具体实施方式】 以下公开内容提供了许多不同的实施例或实例以实现所提供主题的不同特征。下 面描述了部件和布置的具体实例以简化本专利技术。当然，这些只是实例而并非意欲限定本发 明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括以直接接触的方式形成 第一部件和第二部件的实施例，且也可包括附加部件可形成在第一部件和第二部件之间， 使得第一部件和第二部件可不直接接触的实施例。此外，本专利技术在各个实例中可能会重复 参考标号和/或字母。这种重复是出于简化和清楚的目的，但其本身并不表明所讨论的各 个实施例和/或配置之间的关系。现在参照图1，示出了附接至第一衬底105的第一半导体管芯101和第二半导体管 芯103。在实施例中，第一半导体管芯101和第二半导体管芯103可以是半导体器件（诸 如，逻辑管芯、DRAM管芯、SRAM管芯或它们的组合等）。此外，尽管第一半导体管芯101和 第二半导体管芯103可以是同一类型的器件（例如，二者都是DRAM管芯），但它们可以可选 地为不同类型的管芯（例如，第一半导体管芯101可以是逻辑管芯，而第二半导体管芯103 可以是DRAM管芯）。第一半导体管芯101和第二半导体管芯103也可包括多个管芯的堆叠 件。可以可选地使用任何适合的半导体管芯的组合以及任意数目的半导体管芯，并且所有 这些数目、组合和功能都完全意欲包括在各实施例的范围内。第一半导体管芯101可包括第二衬底107、位于第一衬底上的第一有源器件（未 单独地示出）、第一金属化层（在图1中，由标号为109的单层表示）、第一钝化层110以及 第一外部接触件111 (在图1中示出为已接合至第三外部接触件123,下文会进一步进行讨 论）。在实施例中，第二衬底107可包括掺杂或未掺杂的块状硅或绝缘体上硅（SOI)衬底的 有源层。通常，SOI衬底包括半导体材料（诸如，硅、锗、硅锗、SOI、绝缘体上硅锗（SG0I)或 它们的组合）的层。可使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。第一有源器件包括多种有源器件和无源器件（诸如，电容器、电阻器以及电感器 等），它们可用于生成满足期望的结构和功能要求的第一半导体管芯101的设计。可使用任 何适合的方法在第二衬底107内或上形成第一有源器件。 第一金属化层109形成在第二衬底107和第一有源器件的上方，并且本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一半导体器件，接合至第一衬底的第一面，所述第一半导体器件包括第一侧壁；第二半导体器件，接合至所述第一衬底的第一面，所述第二半导体器件包括第二侧壁；导电保护盖，与所述第一侧壁、所述第二侧壁以及所述第一衬底物理接触；以及密封剂，介于所述第一半导体器件和所述第二半导体器件之间，所述密封剂位于所述导电保护盖的至少一部分的上方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蔡承佑，魏琮商，林育生，邱文智，郑心圃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71