半导体器件及形成其的方法技术

半导体器件及形成其的方法。根据本发明专利技术的实施例，一种用于形成半导体器件的方法包括在衬底中形成器件区。所述器件区从衬底的一个侧壁连续地延伸到衬底的相对侧壁。该方法还包括在衬底中形成沟槽，所述沟槽将所述器件区划分为各有源区。该方法还包括通过沿着所述沟槽分离所述衬底来分割所述衬底。

【技术实现步骤摘要】

本专利技术一般涉及半导体器件，并且在特别的实施例中涉及半导体器件及形成其的方法。
技术介绍
半导体器件用在许多电子和其它应用中。半导体器件可包括形成在半导体晶片上的集成电路。可替换地，半导体器件可被形成为单片器件，例如分立器件。半导体器件通过以下步骤来形成在半导体晶片上：将许多类型的材料薄膜沉积在半导体晶片上方，图案化材料薄膜，对半导体晶片的选择区进行掺杂等。在常规的半导体制造工艺中，大量的半导体器件被制造在单个晶片中。在制造的预备阶段，场氧被生长并图案化，以在覆盖周边区的同时敞开有源区。可替换地，可以形成其它类型的隔离区，以形成有源区。敞开的有源区被处理，例如被掺杂有掺杂剂以形成器件区。特别是，在这样的处理中，有源区的形成先于任何其它处理，以形成器件区。在完成器件级别和互连级别的制造工艺之后，在晶片上的半导体器件被分离。例如，晶片可能经受分割。在分割期间，晶片被机械地处理且半导体器件被物理地分离，以形成各个管芯。
技术实现思路
根据本专利技术的实施例，用于形成半导体器件的方法包括形成在衬底中的器件区。器件区从衬底的一个侧壁连续地延伸到衬底的相对侧壁。方法还包括形成在衬底中的沟槽。沟槽将器件区划分成多个有源区。方法还包括通过沿着沟槽分离衬底来分割衬底。根据本专利技术的实施例，用于形成半导体器件的方法包括在使用有源掩模步骤之前在衬底中形成器件区。在形成器件区之后，沿着衬底中的切割道形成间隙。间隙将器件区划分成多个有源区。使用该间隙，衬底被分割。根据本专利技术的实施例，半导体器件包括从衬底的一个侧壁延伸到另一个侧壁的器件区。侧壁具有第一部分和第二部分，所述第二部分通过平行于衬底的主要表面的次要表面来与第一部分偏移。绝缘衬里沿着侧壁的第一部分的顶部部分延伸。次要表面保持为暴露的。附图说明为了更完全理解本专利技术以及其优点，现在结合附图参考下面的描述，在所述附图中：包括图1A和1B的图1图示了根据本专利技术的实施例制造的半导体器件，其中图1A图示了横截面视图，而图1B图示了顶视图；包括图2A和2B的图2图示了根据本专利技术的实施例的在制造的最初阶段期间的半导体衬底，其中图2A图示了衬底的一部分的横截面视图，而图2B图示了衬底的顶视图；图3图示了根据本专利技术的实施例的在随后的处理阶段期间在形成前侧器件区之后的半导体器件的一部分的横截面区域；包括图4A和4B的图4图示了根据本专利技术的实施例的在随后的处理阶段期间在形成沟槽之后的半导体器件，其中图4A图示了半导体器件的一部分的横截面区域，且图4B图示了顶视图；图5图示了根据本专利技术的实施例的在随后的处理阶段期间在沟槽上方沉积绝缘衬里之后的半导体器件；图6图示了根据本专利技术的实施例的在随后的处理阶段期间在从沟槽的底部表面蚀刻绝缘衬里之后的半导体器件；图7图示了根据本专利技术的实施例的在随后的处理阶段期间在形成衬底下面的背侧触点之后的半导体器件；图8图示了根据本专利技术的实施例的在随后的处理阶段期间在分割之后的半导体器件；图9图示了根据本专利技术的替换实施例的在处理阶段期间在形成前侧器件区之后的半导体器件的横截面视图；图10图示了根据本专利技术的替换实施例的在处理阶段期间在形成前侧金属化之后的半导体器件的横截面视图；图11图示了根据本专利技术的替换实施例的在处理阶段期间在各向异性蚀刻工艺之后的半导体器件的横截面视图；图12图示了根据本专利技术的替换实施例的在处理阶段期间在形成前侧金属化之后的半导体器件的横截面视图；图13图示了根据本专利技术的替换实施例的在衬底的背侧减薄之后的处理期间的半导体器件的横截面视图；图14图示了根据本专利技术的第二替换实施例的在衬底中形成深沟槽之后的处理期间的半导体器件的横截面视图；图15图示了根据本专利技术的第二替换实施例的在形成最后覆盖深沟槽的侧壁的顶部部分的绝缘衬里之后的处理期间的半导体器件的横截面视图；图16图示了根据本专利技术的第三替换实施例的在形成衬底内的“V形”凹槽之后的处理期间的半导体器件的横截面视图；图17图示了根据本专利技术的第三替换实施例的在形成衬底内的“V形”凹槽的顶部部分上方的绝缘衬里之后的处理期间的半导体器件的横截面视图；图18图示了根据本专利技术的第三替换实施例的在减薄衬底之后的半导体器件的横截面视图；图19图示了根据本专利技术的第四替换实施例的在形成衬底中的沟槽之后的半导体器件的横截面视图；图20图示了根据本专利技术的第四替换实施例的在沿着沟槽的侧壁形成绝缘衬里之后的半导体器件的横截面视图；以及包括图21A和21B的图21图示了根据本专利技术的第四替换实施例的在分割之后的半导体器件的横截面视图。具体实施方式半导体器件的成本尤其取决于用来形成半导体器件的工艺步骤和掩模的数目。用于半导体器件的许多应用是非常成本敏感的。因此，降低工艺步骤的数目是在这样的器件的发展中的驱动力。本专利技术的实施例可以被应用于各种半导体器件，例如，诸如PIN二极管、TVS二极管、电容器、电阻器、晶体管等的分立器件。例如，静电放电（ESD）二极管日益用来保护许多不同类型的器件。然而，这些器件通常在具有相对复杂的工艺的情况下被生产，导致用于这些器件的高生产成本。本专利技术的实施例通过降低在器件制造期间的工艺步骤的数目来克服这些和其它问题。附加地，本专利技术的实施例通过增加有源区相对于芯片大小的面积来改善ESD器件的性能。可替换地，本专利技术的实施例在进一步降低器件的成本的情况下增加了每个晶片的芯片数目。本专利技术的结构实施例将使用图1来描述。替换的实施例将在图8中描述。另外的结构实施例将使用图13、15、18和21来描述。形成保护器件的方法将使用图2-8来描述。形成保护器件的替换的方法将使用图9-13、图14-15、图16-18和图19-21来描述。包括图1A和1B的图1图示了根据本专利技术的实施例制造的半导体器件。图1A图示了横截面视图，而图1B图示了顶视图。参考图1A，半导体包括设置在衬底100中的第一垂直器件31、第二垂直器件32、第三垂直器件33、第四垂直器件34和第五垂直器件35。在一些实施例中，更多数目的器件可以被设置在衬底100中。在各种实施例中，第一垂直器件31、第二垂直器件32、第三垂直器件33、第四垂直器件34和第五垂直器件35可以是类似或不同类型的器件。然而，这些器件不从前侧41耦合到彼此，而通过背侧42耦合到彼此。在各种实施例中，第一、第二、第三、第四和第五垂直器件31-35是垂直器件，但在替换的实施例中可以是横向器件，假如它们是具有在前侧41处的分开的触点的分立器件。在一个实施例中，第一、第二、第三、第四和第五垂直器件31-35是用于静电放电保护的器件。在一个或多个实施例中，第一、第二、第三、第四和第五垂直器件31-35是双端子器件。可替换地，在一些实施例中，第一、第二、第三、第四和第五垂直器件31-35中的一个或多个可以是三端子器件。至一个或多个实施例中，第一、第二、第三、第四和第五垂直器件31-35可以是二极管。然而，在替本文档来自技高网...

【技术保护点】
一种用于形成半导体器件的方法，所述方法包括：在衬底中形成器件区，所述器件区从衬底的一个侧壁连续延伸到衬底的相对侧壁；在衬底中形成沟槽，所述沟槽将所述器件区划分为各有源区；以及通过沿着所述沟槽分离所述衬底来分割所述衬底。

【技术特征摘要】
2014.02.24 US 14/1883551. 一种用于形成半导体器件的方法，所述方法包括：
在衬底中形成器件区，所述器件区从衬底的一个侧壁连续延伸到衬底的相对侧壁；
在衬底中形成沟槽，所述沟槽将所述器件区划分为各有源区；以及
通过沿着所述沟槽分离所述衬底来分割所述衬底。
2. 如权利要求1所述的方法，还包括形成隔离沟槽，所述隔离沟槽将所述有源区划分为用于分立器件的多个区域。
3. 如权利要求1所述的方法，还包括在所述沟槽内形成电介质材料。
4. 如权利要求3所述的方法，其中形成所述电介质材料包括用绝缘衬里对所述沟槽的侧壁加衬里。
5. 如权利要求1所述的方法，其中通过沿着所述沟槽分离所述衬底来分割所述衬底包括从背侧减薄所述衬底以暴露所述沟槽，其中所述背侧是与所述器件区相对的一侧。
6. 如权利要求1所述的方法，其中通过沿着所述沟槽分离所述衬底来分割所述衬底包括减薄所述衬底且通过所述沟槽对所述衬底进行切割。
7. 如权利要求1所述的方法，其中形成所述沟槽包括沿着结晶方向进行蚀刻以形成V形凹槽。
8. 如权利要求1所述的方法，其中形成沟槽包括形成梯形的凹槽。
9. 如权利要求1所述的方法，其中形成沟槽包括形成具有基本上平行的面的侧壁。
10. 如权利要求1所述的方法，其中形成沟槽包括使用等离子体蚀刻工艺。
11. 如权利要求1所述的方法，其中所述沟槽在形成任何隔离区之前被形成。
12. 一种用于形成半导体器件的方法，所述方法包括：
在使用有源掩模步骤之前在衬底中形成器件区；
在形成所述器件区之后，在所述衬底中沿着切割道形成间隙，所述间隙将所述器件区划分为多个有...

【专利技术属性】
技术研发人员：I格茨，A施门，D佐伊卡，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE