包括精细图案的半导体器件的制造方法技术

本发明专利技术提供了一种制造半导体器件的方法。该方法包括：在半导体基板中形成有源线；形成大体横过有源线的接触线；形成大体横过有源线和接触线的线形蚀刻掩模图案；蚀刻被线形蚀刻掩模图案暴露的接触线以形成接触分离凹槽并形成大体保留在线形蚀刻掩模图案与有源线之间的交叉处的接触图案；蚀刻被接触分离凹槽暴露的有源线以形成有源分离凹槽，该有源分离凹槽将每个有源线大体分成多个有源图案；形成与有源图案实质上相交的栅极；以及形成电连接到接触图案的位线。

【技术实现步骤摘要】

本公开的实施例涉及制造半导体器件的方法。另外，此公开的实施例涉及制造包括精细图案的半导体器件的方法。随着半导体器件变得更加高度集成，已经不断地开发出实现精细且小的图案的各种方法。例如，随着诸如动态随机存取存储器(DRAM)的半导体存储器变得愈加集成，构成DRAM器件的存储单元的单元图案已经缩小到约30纳米或更小的最小特征尺寸。然而，利用采用单次曝光技术的光刻工艺难以形成具有约30纳米或更小的最小特征尺寸的精细图案。
技术介绍
根据一般隔离技术，多条平行线形的掩模图案形成在基板上，线形图案的预定部分利用包括孔形开口图案的切割光掩模被蚀刻和去除，从而形成二维地布置在基板上的多个分离的有源掩模图案。例如，多个平行线形图案可以利用间隔体图案化技术形成在基板上，每个线形图案的预定部分可以利用具有孔形开口图案的切割光掩模而去除，从而形成多个孔图案，多个孔图案将每个线形图案分成多个分离的精细图案。在利用具有 孔形开口图案的切割光掩模制造精细图案的情况下，随着半导体器件的集成密度增大，孔形开口图案的尺寸不断地减小。因此，在成功地切割线形图案而在线形图案与切割光掩模之间没有任何未对准方面可能存在一些限制。在具有孔形开口图案的切割光掩模与基板上的线形图案未对准的情况下，精细图案的长度可能不均匀，半导体器件的可靠性和/或电特性劣化。
技术实现思路
实施例涉及具有精细图案的半导体器件的制造方法。根据实施例，半导体器件的制造方法可包括:在半导体基板中形成第一隔离层以限定有源线；形成大体横过有源线的接触线和实质上填充接触线之间的间隔的第一层间绝缘层；形成大体横过有源线和接触线的线形蚀刻掩模图案；蚀刻被线形蚀刻掩模图案暴露的接触线以形成接触分离凹槽并形成大体保留在线形蚀刻掩模图案和有源线之间的交叉处的接触图案；蚀刻被接触分离凹槽暴露的所述有源线以形成有源分离凹槽，该有源分离凹槽将每个有源线大体分成多个有源图案；形成实质上填充有源分离凹槽的第三隔离层；形成与有源图案实质上相交的栅极；以及形成大体横过栅极的位线。另外，根据实施例，半导体器件的制造方法可包括:在半导体基板中形成第一隔离层以限定有源线；形成大体横过有源线的虚设接触线和实质上填充虚设接触线之间的间隔的第一层间绝缘层；形成大体横过有源线和虚设接触线的线形蚀刻掩模图案；蚀刻被线形蚀刻掩模图案暴露的虚设接触线以形成接触分离凹槽并形成大体保留在线形蚀刻掩模图案和有源线之间的交叉处的虚设接触图案；蚀刻被接触分离凹槽暴露的有源线以形成有源分离凹槽，该有源分离凹槽将每个有源线大体分成多个有源图案；形成实质上填充所述有源分离凹槽的第三隔离层；形成与有源图案实质上相交的栅极；去除虚设接触图案以形成接触孔；形成实质上填充接触孔的接触图案；和形成连接到接触图案的位线。根据另一实施例，半导体器件的制造方法可包括:在半导体基板中形成第一隔离层以在所述半导体基板的单元区中限定单元有源线并在半导体基板的外围电路区中限定外围有源区；形成大体横过单元有源线的接触线和实质上填充接触线之间的间隔并实质上覆盖外围电路区的第一层间绝缘层；在所述单元区中形成大体横过单元有源线并大体横过接触线的线形蚀刻掩模图案；蚀刻被线形蚀刻掩模图案暴露的接触线以形成接触分离凹槽并形成保留在线形蚀刻掩模图案与单元有源线之间的交叉处的接触图案；蚀刻被接触分离凹槽暴露的单元有源线以形成有源分离凹槽，该有源分离凹槽将每个单元有源线大体分成多个单元有源图案；形成填充有源分离凹槽的第三隔离层；形成与单元有源图案实质上相交的埋置栅极；在外围电路区中选择性去除第一层间绝缘层以实质上暴露外围有源区；实质上在包括暴露的外围有源区的外围电路区上形成第一外围栅极层；在包括第一外围栅极层的基板的整个表面上形成电连接到接触图案的位线层；以及图案化位线层和第一外围栅极层以在单元区中形成连接到接触图案的位线并在外围电路区中形成包括第一外围栅极和第二外围栅极的外围栅极,其中第一外围栅极是第一外围栅极层的一部分,所述第二外围栅极是位线层的一部分。根据又一实施例，半导体器件的制造方法可包括:在半导体基板中形成第一隔离层以在半导体基板的单元区中限定单元有源线并在半导体基板的外围电路区中限定外围有源区；形成大体横过单元有源线的虚设接触线和实质上填充虚设接触线之间的间隔并实质上覆盖外围电路区的第一层间绝缘层；在单元区中形成大体横过单元有源线并大体横过虚设接触线的线形蚀刻掩模图案；蚀刻被线形蚀刻掩模图案暴露的虚设接触线以形成接触分离凹槽并形成实质上 保留在线形蚀刻掩模图案与单元有源线之间的交叉处的虚设接触图案；蚀刻被接触分离凹槽暴露的单元有源线以形成有源分离凹槽，该有源分离凹槽将每个单元有源线大体分成多个单元有源图案；形成填充有源分离凹槽的第三隔离层；形成与单元有源图案实质上相交的埋置栅极；选择性去除虚设接触图案以形成接触孔；形成实质上填充接触孔的接触图案；在所述外围电路区中选择性去除第一层间绝缘层以实质上暴露外围有源区；在包括暴露的外围有源区的外围电路区上形成第一外围栅极层；在包括第一外围栅极层的基板的整个表面上形成电连接到接触图案的位线层；以及图案化位线层和第一外围栅极层以在单元区中形成连接到接触图案的位线并在外围电路区中形成包括第一外围栅极和第二外围栅极的外围栅极，其中第一外围栅极是第一外围栅极层的一部分，第二外围栅极是位线层的一部分。最后，根据实施例，半导体器件的制造方法可包括:在半导体基板中形成有源线；形成实质上横过有源线的接触线；形成实质上横过有源线和接触线的线形蚀刻掩模图案；蚀刻被线形蚀刻掩模图案暴露的接触线以形成接触分离凹槽并形成实质上保留在线形蚀刻掩模图案与有源线之间的交叉处的接触图案；蚀刻被接触分离凹槽暴露的有源线以形成有源分离凹槽，该有源分离凹槽将每个有源线大体分成多个有源图案；形成与有源图案实质上相交的栅极；以及形成电连接到接触图案的位线。附图说明由于附图和伴随的详细说明，本专利技术构思的实施例将变得更明晰。图1至34示出根据实施例的的实例。图35示出根据另一实施例的的实例。图36至58示出根据又一实施例的的实例。具体实施例下文参考附图描述各种实施例。在不偏离本公开的精神和教导的情况下，多种不同的形式和实施例是可能的，因此本公开不应理解为限于在此阐述的实施例。而是，提供这些实例实施例使得本公开彻底和完整，并将向本领域技术人员传达本公开的范围。附图不必按比例，在有些情况下，为了清楚地示出实施例的特征，可以夸大比例。通篇说明书中，相同的参考标号或相同的参考指示符指代相同的元件。在此参考平面图和截面图描述实施例,该平面图和截面图是理想化实施例(和中间结构)的示意图。这样，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，这些实施例不应解释为限于这里所示的特别区域形状，而可以解释为包括由于例如制造引起的形状的偏差。在此说明书中，已经使用了具体术语。该术语用来描述本专利技术，而不是限定本专利技术的含义或限制本专利技术的范围。如这里所用，单数形式“所述”和“该”也旨在包括复数形式，除非上下文清楚地另外指示。还应进一步理解当在此使用时术语“具有”、“包括”和/或“包含”说明所述特征、步骤、操作、元件和/或构件的存在，但是不排出一个或更多其他特征、步骤、操作、本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，该方法包括：在半导体基板中形成第一隔离层以限定有源线；形成大体横过所述有源线的接触线和实质上填充所述接触线之间的间隔的第一层间绝缘层；形成大体横过所述有源线和所述接触线的线形蚀刻掩模图案；蚀刻被所述线形蚀刻掩模图案暴露的所述接触线以形成接触分离凹槽并且形成大体保留在所述线形蚀刻掩模图案与所述有源线之间的交叉处的接触图案；蚀刻被所述接触分离凹槽暴露的所述有源线以形成有源分离凹槽，该有源分离凹槽大体将每个有源线分成多个有源图案；形成实质上填充所述有源分离凹槽的第三隔离层；形成实质上与所述有源图案相交的栅极；以及形成大体横过所述栅极的位线。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜春守，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：