半导体器件的制造方法和半导体器件技术

本发明专利技术提供了一种制造半导体器件的新方法和半导体器件。半导体器件包括：衬底、沟槽电容器、接触焊盘、层间介电(ILD)层和接触元件。沟槽电容器包括掺杂区、第一介电层、底电极、第二介电层和顶电极，其中，接触焊盘位于掺杂区上。ILD层具有接触窗口和设置在其中的接触元件。由于存在位于掺杂区上的接触焊盘，因此增加了顶电极上方的ILD层的厚度，但是仍然满足对蚀刻ILD层的接触窗口的最大深度限制的需求。

【技术实现步骤摘要】
半导体器件的制造方法和半导体器件
本专利技术涉及半导体器件的制造方法和半导体器件。
技术介绍
动态随机存取存储器(DRAM)的存储单元是由金属氧化物半导体(MOS)晶体管和电容器构成。电容器通常设计为堆叠在衬底上的堆叠式电容器或掩埋在衬底内的深沟槽电容器。 普通深沟槽电容器是一种通过在器件的半导体衬底内蚀刻沟槽形成的小型三维器件。在沟槽蚀刻之后，可以在沟槽周围和下方的较低部分中形成掺杂区域，以用作沟槽电容器的掩埋板状电极。可以在沟槽中的掩埋板状电极上方形成介电层。介电层用作沟槽电容器的电极之间的绝缘层。例如，用导电多晶硅(Poly-Si)填充该沟槽，以用作沟槽电容器的上电极。 为了增大沟槽电容器的电容，提供了一种双深沟槽电容器。双深沟槽电容器具有由下导电层、上导电层和两个介电层构成的四层，其中，两个介电层分别设置在下导电层下面和下导电层与上导电层之间。在形成四层后，形成覆盖双深沟槽电容器的层间介电(ILD)层。然而，由在沟槽中和半导体衬底的顶部上形成的四层的拓扑结构变化导致ILD层不均匀表面。因此，已经利用诸如化学机械抛光(CMP)的半导体平面化技术以使ILD层的拓扑结构变化平滑。然而，ILD层具有可能在抛光工艺过程中被抛光掉的相对较低的厚度，并且使得设置在ILD层上的上导电层和任何电子部件之间发生短路。因此，继续寻求双沟槽电容器的结构和形成方法中的改进。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种制造半导体器件的方法，所述方法包括:在衬底内引入掺杂剂以形成掺杂区；形成从所述掺杂区的上表面延伸至所述掺杂区内的沟槽；在所述沟槽的内表面和所述掺杂区的所述上表面上形成第一介电层；去除所述第一介电层的一部分以形成暴露所述掺杂区的所述上表面的一部分的开口 ；在所述第一介电层上和所述开口中形成第一导电层；在所述第一导电层上形成第二介电层；在所述第二介电层上形成第二导电层；图案化所述第二导电层和位于所述第二导电层下面的所述第二介电层以限定顶电极并暴露所述第一导电层的一部分；图案化所述第一导电层的所述部分以限定位于所述顶电极下面的底电极和位于所述开口上方的接触焊盘，其中，所述掺杂区、所述第一介电层、所述底电极、所述第二介电层和所述顶电极组成沟槽电容器；形成覆盖所述沟槽电容器和所述接触焊盘的层间介电(ILD)层；以及在所述ILD层中形成分别接触所述接触焊盘、所述底电极和所述顶电极的多个接触元件。 在上述制造半导体器件的方法中，还包括:在形成覆盖所述沟槽电容器和所述接触焊盘的所述ILD层之后，抛光所述ILD层。 在上述制造半导体器件的方法中，还包括:在形成覆盖所述沟槽电容器和所述接触焊盘的所述ILD层之后，图案化所述ILD层以形成分别暴露所述接触焊盘的一部分、所述底电极的一部分和所述顶电极的一部分的多个接触窗口。 在上述制造半导体器件的方法中，还包括:在形成覆盖所述沟槽电容器和所述接触焊盘的所述ILD层之后，图案化所述ILD层以形成分别暴露所述接触焊盘的一部分、所述底电极的一部分和所述顶电极的一部分的多个接触窗口，其中，所述ILD层具有大于每个所述接触窗口的深度的最大厚度。 在上述制造半导体器件的方法中，其中，所述ILD层具有大于每个所述接触元件的长度的最大厚度。 在上述制造半导体器件的方法中，其中，图案化所述第一导电层的所述部分还包括:图案化位于所述第一导电层的所述部分下面的所述第一介电层。 根据本专利技术的另一方面，还提供了一种半导体器件，包括:衬底；沟槽电容器，位于所述衬底中，其中，所述沟槽电容器包括:掺杂区，位于所述衬底中，其中，所述掺杂区具有从所述掺杂区的上表面延伸至所述掺杂区内的沟槽；第一介电层，位于所述沟槽的内表面上；底电极，位于所述第一介电层上；第二介电层，位于所述底电极上；和顶电极，位于所述第二介电层上；接触焊盘，位于所述掺杂区的上表面的一部分上并且接触所述掺杂区的上表面的一部分；ILD层，覆盖所述沟槽电容器和所述接触焊盘；以及多个接触元件，位于所述ILD层中并且分别接触所述接触焊盘、所述底电极和所述顶电极。 在上述半导体器件中，其中，所述接触焊盘和所述沟槽电容器的所述底电极由相同的导电材料制成。 在上述半导体器件中，其中，所述接触焊盘和所述沟槽电容器的所述底电极由相同的导电层制成。 在上述半导体器件中，其中，所述接触焊盘与所述底电极具有基本上相同的高度。 在上述半导体器件中，其中，所述ILD层具有多个接触窗口以分别暴露所述接触焊盘的一部分、所述底电极的一部分和所述顶电极的一部分，并且所述接触元件分别设置在所述接触窗口中。 在上述半导体器件中，其中，所述ILD层具有多个接触窗口以分别暴露所述接触焊盘的一部分、所述底电极的一部分和所述顶电极的一部分，并且所述接触元件分别设置在所述接触窗口中，其中，所述ILD层具有大于每个所述接触窗口的深度的最大厚度。 在上述半导体器件中，其中，所述ILD层具有大于每个所述接触元件的长度的最大厚度。 在上述半导体器件中，其中，所述接触元件与所述掺杂区直接物理接触。 在上述半导体器件中，其中，所述第一介电层在所述掺杂区的上表面上方延伸，并且具有暴露所述掺杂区的上表面的一部分的开口，并且所述接触焊盘设置在所述开口上方。 在上述半导体器件中，其中，位于所述顶电极上的所述ILD层的厚度大于约3000埃。 在上述半导体器件中，其中，位于所述顶电极上的所述ILD层的厚度大于约3000埃，并且等于或小于约5000埃。 在上述半导体器件中，其中，所述ILD层的最大厚度等于或大于约10000埃，并且每个所述接触元件的长度小于约10000埃。 在上述半导体器件中，其中，所述掺杂区从所述衬底的上表面延伸至所述衬底内。 根据本专利技术的又一方面，还提供了一种半导体器件，包括:衬底；沟槽电容器，位于所述衬底中，其中，所述沟槽电容器包括:掺杂区，位于所述衬底中，其中，所述掺杂区具有从所述掺杂区的上表面延伸至所述掺杂区内的沟槽；第一介电层，位于所述沟槽的内表面上；底电极，位于所述第一介电层上；第二介电层，位于所述底电极上；和顶电极，位于所述第二介电层上；接触焊盘，位于所述掺杂区的上表面的一部分的上方并且接触所述掺杂区的上表面的一部分，其中，所述接触焊盘与所述底电极具有基本上相同的高度；ILD层，覆盖所述沟槽电容器和所述接触焊盘；以及多个接触元件，位于所述ILD层中并且分别接触所述接触焊盘、所述底电极和所述顶电极。 【附图说明】 当结合附图进行阅读时，从以下详细描述可以更好地理解本专利技术的实施例。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的论述，各个部件的尺寸可以任意地增大或缩小。 图1是普通的半导体器件的截面图。 图2是根据本专利技术的各个实施例的示出了制造半导体器件的方法的流程图。 图3A至图31是根据本专利技术的一个实施例的半导体器件在各个制造阶段的截面图。 图4是根据本专利技术的另一个实施例的半导体器件的截面图。 【具体实施方式】 本专利技术的以下内容提供了许多用于实施所提供的主题的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本专利技术。当然，这仅仅本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在衬底内引入掺杂剂以形成掺杂区；形成从所述掺杂区的上表面延伸至所述掺杂区内的沟槽；在所述沟槽的内表面和所述掺杂区的所述上表面上形成第一介电层；去除所述第一介电层的一部分以形成暴露所述掺杂区的所述上表面的一部分的开口；在所述第一介电层上和所述开口中形成第一导电层；在所述第一导电层上形成第二介电层；在所述第二介电层上形成第二导电层；图案化所述第二导电层和位于所述第二导电层下面的所述第二介电层以限定顶电极并暴露所述第一导电层的一部分；图案化所述第一导电层的所述部分以限定位于所述顶电极下面的底电极和位于所述开口上方的接触焊盘，其中，所述掺杂区、所述第一介电层、所述底电极、所述第二介电层和所述顶电极组成沟槽电容器；形成覆盖所述沟槽电容器和所述接触焊盘的层间介电(ILD)层；以及在所述ILD层中形成分别接触所述接触焊盘、所述底电极和所述顶电极的多个接触元件。

【技术特征摘要】
2013.09.16 US 14/027,5191.一种制造半导体器件的方法，所述方法包括: 在衬底内引入掺杂剂以形成掺杂区； 形成从所述掺杂区的上表面延伸至所述掺杂区内的沟槽； 在所述沟槽的内表面和所述掺杂区的所述上表面上形成第一介电层； 去除所述第一介电层的一部分以形成暴露所述掺杂区的所述上表面的一部分的开Π ； 在所述第一介电层上和所述开口中形成第一导电层； 在所述第一导电层上形成第二介电层； 在所述第二介电层上形成第二导电层； 图案化所述第二导电层和位于所述第二导电层下面的所述第二介电层以限定顶电极并暴露所述第一导电层的一部分； 图案化所述第一导电层的所述部分以限定位于所述顶电极下面的底电极和位于所述开口上方的接触焊盘，其中，所述掺杂区、所述第一介电层、所述底电极、所述第二介电层和所述顶电极组成沟槽电容器； 形成覆盖所述沟槽电容器和所述接触焊盘的层间介电(ILD)层；以及 在所述ILD层中形成分别接触所述接触焊盘、所述底电极和所述顶电极的多个接触元件。2.根据权利要求1所述的制造半导体器件的方法，还包括: 在形成覆盖所述沟槽电容器和所述接触焊盘的所述ILD层之后，抛光所述ILD层。3.根据权利要求1所述的制造半导体器件的方法，还包括: 在形成覆盖所述沟槽电容器和所述接触焊盘的所述ILD层之后，图案化所述ILD层以形成分别暴露所述接触焊盘的一部分、所述底电极的一部分和所述顶电极的一部分的多个接触窗口。4.根据权利要求3所述的制造半导体器件的方法，其中，所述ILD层具有大于每个所述接触窗口的深度的最大厚度。5.根据权利要求1所述的制造半导体器件的方法，其中，所述ILD层具有大于每个所述接触元件的长度的最大厚度。6...

【专利技术属性】
技术研发人员：周仲彦，林伯耕，蔡嘉雄，陈晓萌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71