存储器装置制造方法及图纸

本发明专利技术实施例提供一种存储器装置，其包括存储器阵列、第一置乱电路及第二置乱电路。所述第一置乱电路经配置以响应于输入数据而以第一置乱模式提供第一经置乱数据。所述第二置乱电路经配置以响应于所述第一经置乱数据而以第二置乱模式提供第二经置乱数据。

Memory device

The embodiment of the invention provides a memory device, which comprises a memory array, a first scrambling circuit and a two scrambling circuit. The first scrambling circuit is configured to provide the first scrambled data in the first scrambling mode in response to the input data. The second scrambling circuit is configured to provide second scrambled data in a second scrambling mode in response to the first scrambled data.

【技术实现步骤摘要】
存储器装置
本专利技术实施例涉及半导体
，特别涉及半导体
中的存储器装置。
技术介绍
存储器对于大多数现代电子装备(例如计算机、个人数字助理、蜂窝式电话及数码相机)来说是不可或缺的。存储器装置广泛用于留存计算机程序或视频/音频数据。此外，许多应用需要将数据存储于非易失性媒体中以便满足便携性的目标。非易失性存储器装置的一实例是快闪存储器，快闪存储器能够在电力被关断时留存数据。快闪存储器由于其轻重量、优越记录密度、小外观尺寸及缩减的成本而比常规光盘或磁性类型的记录媒体更具竞争力。快闪存储器在敏感数据存取领域(例如个人身份证、医保卡、信用卡及电子钱包)中具有许多应用，且已广泛取代常规纸质卡或磁卡。然而，在电子卡的数据保护方面仍存在担忧。因此，加强用于此类非易失性存储器的安全措施可为合意的。
技术实现思路
本专利技术的一实施例提供一种存储器装置，其包括：存储器阵列；第一置乱电路，其经配置以响应于输入数据而以第一置乱模式提供第一经置乱数据；及第二置乱电路，其经配置以响应于所述第一经置乱数据而以第二置乱模式提供第二经置乱数据。附图说明当与附图一起阅读时，从以下详细说明最佳地理解本揭露的各方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。图1是根据一些实施例的存储器装置的示意图。图2A是根据一些实施例的图1中的存储器装置的写入置乱电路的示意图。图2B是根据一些实施例的图1中的存储器装置的读取置乱电路的示意图。图3是根据一些实施例的存储器阵列的示意图。图4是根据一些实施例的存储器装置的写入操作的流程图。图5是根据一些实施例的存储器阵列的读取操作的流程图。图6是根据一些实施例的存储器阵列的写入操作的流程图。具体实施方式以下揭露内容提供用于实施所提供标的物的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些组件及布置仅为实例且不打算为限制性的。举例来说，在以下说明中在第二构件上方或在其上形成第一构件可包含其中以直接接触方式形成第一构件及第二构件的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰的目的且自身不指示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可使用空间相对术语(例如“下面”、“下方”、“下部”、“上面”、“上部”等等)来描述一个元件或构件与另一(些)元件或构件的关系，如各图中所图解说明。除各图中所描绘的定向外，所述空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且可同样相应地解释本文中所使用的空间相对描述符。图1是根据一些实施例的存储器装置100的示意图。存储器装置100包含一或多个存储器阵列，其中出于图解说明目的而展示示范性存储器阵列102。另外，存储器装置100包含地址解码器112、字线(WL)驱动器114、多个写入驱动器(WD)116、多个读出放大器(SA)122、多个读取多路复用器(MUX)120、数据模式产生电路130、地址模式产生电路132、写入置乱电路124、读取置乱电路126及地址置乱电路134。存储器阵列102包含布置成若干行及若干列的多个存储器单元(未单独展示)，其中每一行及每一列分别对应于字线及位线。每一存储器单元是通过其相应字线及位线来寻址及存取。存取操作可指将数据写入到存储器阵列102中的写入操作或指从存储器阵列102读取数据的读取操作。另外，存储器阵列102被分割成多个数据输入/输出群组DIG[1]到DIG[N]，每一数据输入/输出群组对应于相应写入驱动器116，其中N是自然数。在操作期间，存储器阵列102中的数据块DIO是以存储于存储器群组DIG[1]到DIG[N]中的对应一者的一个单元中的每一构成位DIO[i]来存取，i是介于1与N之间的自然数。地址解码器112经配置以响应于来自地址置乱电路134或外部控制器(例如，存储器控制器)的逻辑地址信号而提供物理字线地址信号。经解码字线地址由k个位表示，其中m个位用于通过字线驱动器114选择字线中的对应一者，且其余p(＝k-m)个位用于通过写入驱动器116或读取多路复用器120选择存储器阵列102中的位线中的对应一者。字线驱动器114从地址解码器112接收经解码字线地址，且经配置而以一驱动电压驱动与存储器阵列102的一行相关联的选定字线以启用写入或读取操作。另外，字线驱动器114可包含经配置以启用或停用选定字线的晶体管。并且，字线驱动器114的每一行负责驱动同一行上的存储器单元，且字线驱动器114的驱动能力确定一行中的存储器单元的数目。写入驱动器116通过写入置乱电路124接收串行输入数据DIN。每一写入驱动器116包括输入端口及输出端口以及由来自地址解码器112的地址信号控制的p个位线。在一写入循环内的写入操作期间，写入具有长度N(等于写入驱动器116的数目)的数据块DIB(展示于图2A中)。N个写入驱动器116中的每一者在一写入循环期间接收一位数据，且经配置以启用p个位线中的由地址解码器112选择的一个位线。接着，每一写入驱动器116借助位线程序或擦除电压将所接收一位数据写入到对应存储器单元中。另外的p-1个未选定位线由写入驱动器116停用以确保恰当写入操作。多个读取多路复用器120放置于存储器阵列102与读出放大器122之间。每一读取多路复用器120经配置以响应于由地址解码器112提供的经解码地址而选择p个位线中的一者。类似于写入操作，N个位的数据在读取操作期间由对应读取多路复用器120读取。即使所接收数据位尚未被读出放大器122检测，但经读出数据仍被提供到所述读出放大器。读出放大器122接收读取多路复用器120的输出，且经配置以检测从存储器单元读取的数据的逻辑状态。在操作中，将预定电压施加到存储器单元的控制栅极。随后，相应地产生对控制栅极处的电压改变做出响应的电流。为了检测逻辑状态，读出放大器122经配置以测量所述电流且接着将所测量电流与预定参考电流进行比较。当所测量电流大于参考电流时，确定获取到逻辑高数据。这意味着所检测存储器单元存储逻辑高数据。另一方面，当所测量电流小于参考电流时，读出放大器122输出逻辑低数据。在一些实施例中，读出放大器122经配置以通过电压比较而检测数据位。在所述情形中，通过感测对存储器单元的控制栅极处的电压改变做出响应的所感测电压与预定参考电压之间的电压差而检测每一位。数据模式产生电路130经配置以响应于数据置乱配置Config_D而产生置乱模式。另外，数据模式产生电路130经配置以提供由相应数据置乱配置控制的多个置乱模式。数据置乱配置可包括用于进行置乱的置乱码及(任选地)数据块索引。例如，用于写入操作的写入置乱配置Sel_IN可包括对应于写入置乱模式的写入置乱码及待写入的输入数据DIN的一或多个块索引。类似地，用于读取操作的读取置乱配置Sel_OUT可包括对应于读取置乱模式的读取置乱码及待读出的存储器数据DIO的一或多个块索引。在一实施例中，数据模式产生电路130包含用于原始数据与经置乱数据本文档来自技高网...

【技术保护点】
一种存储器装置，其包括：存储器阵列；第一置乱电路，其经配置以响应于输入数据而以第一置乱模式提供第一经置乱数据；及第二置乱电路，其经配置以响应于所述第一经置乱数据而以第二置乱模式提供第二经置乱数据。

【技术特征摘要】
2015.12.15 US 14/969,6211.一种存储器装置，其包括：存储器阵列；第一置乱电路...

【专利技术属性】
技术研发人员：林楷竣，林谷峰，于鸿昌，池育德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71