用于安全存储芯片的SRAM控制器及其接口电路制造技术

本发明专利技术涉及SRAM存储器的安全存储，为实现SRAM数据的读取与写入控制。同时，该控制器具有口令验证和总线控制功能，口令验证成功则可对SRAM进行一次读写操作，本发明专利技术，用于安全存储芯片的SRAM控制器及其接口电路，SRAM控制器由有限状态机结构和寄存器构成，每次接受到符合通信协议的数据后可以进入下一正确状态否则有限状态机会跳入起始状态等待正确的数据输入，当SRAM控制器接收到符合通信协议的数据之后对数据进行解析，第一个发送的8bit数据表示数据帧开始，接着进行口令验证；接收到的与存储的密钥比对，密钥正确方能进行读写操作。本发明专利技术主要应用于SRAM存储器的安全存储场合。

【技术实现步骤摘要】
用于安全存储芯片的SRAM控制器及其接口电路
本专利技术涉及SRAM存储器的安全存储，具体应用于SRAM存储器的安全读写，并设计了其与外部通信的接口电路，属于信息安全

技术介绍
随着信息时代的到来，海量信息存储、传播和交流正在深刻改变人类的生产生活方式，然而信息技术在追求高性能、高速度的同时，必须重视国家信息安全和个人隐私安全。以前信息安全技术只是单纯地应用于军事领域，但现在它已经广泛应用于社会经济生活。人们现在接受的信息量越来越大，不管是个人还是公司乃至国家都面临着信息安全问题。近年来，信息安全问题已上升至国家层面，相关信息安全政策也相继出台，而各种安全存储芯片是信息安全不可或缺的硬件载体。存储器广泛用于存储密钥等，是安全系统的重要组成部分。存储器包括随机存取存储器、只读存储器和闪存等。存储器作为信息存储和交流的核心器件，已经成为攻击者窃取信息和分析数据的重要来源。因此，如何实现信息的安全存储是当前国内外相关领域的研究热点，而且国内自主研究基于安全存储的抗攻击技术能够为国防安全和军事建设提供强有力的保证。安全存储芯片对于个人和国家都有着重要作用，近年来成为研究的热点。SRAM(StaticRandomAccessMemory)，即静态随机存取存储器。它是一种具有静止功能的内存，不需要刷新电路就能保存它内部存储的数据。SRAM不像DRAM内存那样需要刷新电路，每隔一段时间DRAM(动态随机存取存储器)要刷新充电一次，否则内部数据即会消失，因此SRAM具有较高性能，功耗较小。由于其自身的低功耗和高速度的优势而成为半导体存储器中不可或缺的一类重要产品。SRAM存储器现在广泛应用于数据存储，因此易于成为被攻击的对象。现有SRAMCOMPLIER可以生成设计所需的SRAM存储器电路但缺少控制器对其进行安全保护，攻击者容易获得SRAM中数据，因此需要为SRAM提供具有安全保护功能的控制器来确保存储的安全。目前国内外学者都在积极研究如何做到数据的安全存储，这不仅影响我们的生活更影响着国家安全和军队建设，因此我们必须要开发有自主产权的安全的抗攻击技术。在这一背景下，发展我国自己的安全芯片已经迫在眉睫，本专利技术主要研究的内容是一个用于安全存储芯片的SRAM存储器控制器，该SRAM存储器控制器具有口令验证功能，当输入的密码验证正确之后才能对存储器进行读写操作，同时设计相关的SPI(串行外设接口)接口电路以实现与外部的数据交互。参考文献1.刘常澍.数字逻辑电路[M].北京：高等教育出版社,2010,243-244.2.刘文娟.基于安全存储的抗攻击关键技术研究[D].天津:天津大学，2012.3.黄晶.一种基于SRAM的读写控制电路[J].长春师范学院学报：自然科学版，2012，31(3)：67-70.4.ZhangL,FangZ,ParkerM,etal.TheImpulseMemoryController[J].IEEETransactionsonComputers,2001,50(11):1117-1132.5.王二萍.高速可复用SPI总线的设计与VerilogHDL实现[D].开封：河南大学，2007.
技术实现思路
为克服现有技术的不足，本专利技术旨在提出一个用于安全存储芯片的SRAM控制器及其接口电路。首先需要设计SRAM读写控制器，能够实现SRAM数据的读取与写入控制。同时，该控制器具有口令验证和总线控制功能，口令验证成功则可对SRAM进行一次读写操作。另外，还设计了SRAM与外部数据交互的通讯协议以及SPI(SerialPeripheralInterface)接口电路。本专利技术采用的技术方案是，用于安全存储芯片的SRAM控制器及其接口电路，SRAM控制器由有限状态机结构和寄存器构成，每次接受到符合通信协议的数据后可以进入下一正确状态否则有限状态机会跳入起始状态等待正确的数据输入，当SRAM控制器接收到符合通信协议的数据之后对数据进行解析，第一个发送的8bit数据表示数据帧开始，表示外部有读写操作，接着进行口令验证；第二个发送的8bit数据表示进行口令验证的密钥，寄存器存储好预先设定的密钥，接收到的与存储的密钥比对，密钥正确方能进行读写操作，否则有限状态机会跳入起始状态等待正确的数据输入；第三个发送的8bit数据表示进行读或写操作；此后的若干个8bit数据表示进行读或写操作的地址；再之后的若干个发送的8bit数据表示读或者写的字节数量；接着发送写入SRAM中的数据，如果是读操作则直接将SRAM中数据从SPI接口输出。本专利技术的特点及有益效果是：存储器现在被广泛用来存储重要数据和进行信息交流，因此成为攻击者盗取信息的重要目标。现有SRAM存储器缺少具有安全保护功能的控制器对其进行安全保护控制，一旦被攻击很容易发生数据丢失，因此存在安全隐患。本专利技术主要完成设计了一个用于安全存储芯片的SRAM控制器及其接口电路。可以对通过SPI接口传送过来的数据进行解析，具有口令验证和总线控制功能，口令验证通过后可以进行读写操作，从而保护SRAM中的数据。附图说明：图1电路结构示意图。图2SRAM结构图。图3SPI结构。图4SPI接口仿真波形。图5SRAM控制器电路示意图。图6通信协议。图7数据帧格式。图8SRAM写操作仿真波形。图9SRAM读操作仿真波形。具体实施方式本专利技术完成过程主要是结合具有口令验证功能的SRAM控制器电路总体组成结构与可能遇到的问题，对各个部分进行单独设计，确保各部分电路能够正常工作。然后再进行整体电路的整合与仿真，确保整体功能完成，优化各部分电路，最终得到达到性能指标的SRAM控制电路及其接口电路。本专利技术制定了通信协议，设计了SRAM控制电路和SPI接口电路，并将这两部分合为一体而实现完整的数据接收解析、口令验证、总线控制、读写数据功能，以达到保护SRAM的目的。电路结构如图1所示，数据帧由SPI接口传入SRAM控制电路，SRAM控制器具有口令验证和总线控制功能。口令验证通过后利用其总线控制功能将输入的4个8bit数据拼为一个32bit数据写入SRAM或者将SRAM的一个32bit数据分为4个8bit数据一次输出；口令验证失败则不能读写SRAM，以达到保护存储器数据的目的。SRAM具有相对其他存储器更低的功耗并且它具有更快的读写速度，这些优点使它成为一种广泛使用的重要的存储器。本专利技术所使用的SRAM大小为32KB，位宽为32bit。其引脚包括写使能(WEN)、芯片片选使能(CEN)、芯片输出使能(OEN)、地址输入(A)、数据输入(D)和数据输出(Q)，其结构如图2所示。当CEN低并且WEN为高时，存储器进行读操作。当CEN和WEN都为低时D将被写入存储器，同时它会出现在输出Q。当CEN为高时存储器被取消选中，被迫进入低功耗待机模式。存储的数据被完全保留，但对于数据读取或写入被禁止，现有的数据输出继续推动其上一次的值。当OEN有效值(低电平)时Q输出的值的数据是有效的。当OEN为无效(高电平)时，Q输出的值的数据为无驱动(高组态Z)。本专利技术设计的SPI接口是按照标准的SPI协议设计的，其结构如图3所示。它具有四根信号线分别是从设备片选线SS、主设备输出从设备输入数据线MOSI、从设备输出主设备输入数本文档来自技高网...

【技术保护点】
一种用于安全存储芯片的SRAM控制器及其接口电路，其特征是，SRAM控制器由有限状态机结构和寄存器构成，每次接受到符合通信协议的数据后可以进入下一正确状态否则有限状态机会跳入起始状态等待正确的数据输入，当SRAM控制器接收到符合通信协议的数据之后对数据进行解析，第一个发送的8bit数据表示数据帧开始，表示外部有读写操作，接着进行口令验证；第二个发送的8bit数据表示进行口令验证的密钥，寄存器存储好预先设定的密钥，接收到的与存储的密钥比对，密钥正确方能进行读写操作，否则有限状态机会跳入起始状态等待正确的数据输入；第三个发送的8bit数据表示进行读或写操作；此后的若干个8bit数据表示进行读或写操作的地址；再之后的若干个发送的8bit数据表示读或者写的字节数量；接着发送写入SRAM中的数据，如果是读操作则直接将SRAM中数据从SPI接口输出。

【技术特征摘要】
1.一种用于安全存储芯片的SRAM控制器及其接口电路，其特征是，SRAM控制器由有限状态机结构和寄存器构成，每次接受到符合通信协议的数据后可以进入下一正确状态否则有限状态机会跳入起始状态等待正确的数据输入，当SRAM控制器接收到符合通信协议的数据之后对数据进行解析，第一个发送的8bit数据表示数据帧开始，表示外部有读写操作，接着进行口令验证；第二个发送的8bit数据表示进行...

【专利技术属性】
技术研发人员：赵毅强，高翔，辛睿山，王佳，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12