一种主从控制芯片同步电路、控制器及车辆制造技术

本实用新型专利技术公开了一种主从控制芯片同步电路、及具有其的控制器与车辆。所述主从控制芯片同步电路包括：主控制芯片(1)；从控制芯片(2)；以及双端口RAM(3)，其通过地址总线、数据总线和读写控制线与所述主控制芯片(1)、从控制芯片(2)连接。在本实用新型专利技术的主从控制芯片同步电路中，主、从控制芯片通过地址总线、数据总线和读写控制线连接双端口RAM，主、从控制芯片之间能够实现数据双向高速传输和同步，使得主、从控制芯片能够以并行总线的方式，进行双向主动的数据高速传输和同步。

【技术实现步骤摘要】

本技术涉及汽车
，特别是涉及一种主从控制芯片同步电路、控制器 及车辆。
技术介绍
当今汽车控制器设计为满足功能安全等级的要求，在硬件架构设计上一般采用主 控制芯片和从控制芯片并行控制，对汽车控制硬件和软件采用冗余备份的控制方式，以提 高汽车控制的安全性，因此主控制芯片和从控制芯片之间的数据和状态同步就显得至关重 要。 采用主控制芯片和从控制芯片并行控制的汽车控制器，两个芯片之间一般采用 SPI总线进行数据的通讯。两者之间为主从式架构，主控制芯片1作为主控制端，从控制芯 片2作为从控制端（如图1所示）。主控制芯片1通过SPI总线的CS片选信号使能从控制 芯片2,产生CLK时钟信号与从控制芯片2保持同步，通过SPI总线的OUT线与IN线进行数 据的双向通讯。 由于主控制芯片和从控制芯片采用SPI总线进行通讯，而且SPI总线方式只能是 主从的架构方式。主控制芯片为主控制端，从芯片作为从控制端。采用此种架构方式的汽车 控制器，只能实现单方向的主动通讯，即主控制芯片和从控制芯片采用查询应答的方式，从 控制芯片的数据只有在接收到主控制芯片的指令时进行反馈。而且SPI总线为串行总线， 传输速度有局限，不能满足总从芯片之间高速数据传输和同步的需求。
技术实现思路
本技术的目的在于提供一种主从控制芯片同步电路来克服或至少减轻现有 技术的上述缺陷中的至少一个。 为实现上述目的，本技术提供一种主从控制芯片同步电路，所述主从控制芯 片同步电路包括： 主控制芯片； 从控制芯片； 双端口 RAM，其通过地址总线、数据总线和读写控制线与所述主控制芯片、从控制 芯片连接。 优选地，所述数据总线为并行总线。 优选地，所述双端口 RAM包括： 主控制芯片数据区，用于存储主控制芯片向从控制芯片传输的数据； 从控制芯片数据区，用于存储从控制芯片向主控制芯片传输的数据；以及 共享数据区，用于存储主控制芯片或从控制芯片故障冻结数据。 优选地，所述主控制芯片和从控制芯片同时访问时的仲裁逻辑电路集成在所述双 端口 RAM内。 优选地，所述主控制芯片和从控制芯片是相同种类的控制芯片。 本技术还提供一种控制器，其中，所述控制器包括如上所述的主从控制芯片 同步电路。 本技术还提供一种车辆，其中，所述车辆包括如上所述的主从控制芯片同步 电路或如上所述的控制器。 在本技术的主从控制芯片同步电路中，主、从控制芯片通过地址总线、数据总 线和读写控制线连接双端口 RAM，主、从控制芯片之间能够实现数据双向高速传输和同步， 使得主、从控制芯片能够以并行总线的方式，进行双向主动的数据高速传输和同步。【附图说明】 图1是现有技术中的主从控制芯片同步电路的示意图。 图2是根据本技术第一实施例的主从控制芯片同步电路的示意图。 附图标记： 【具体实施方式】 在附图中，使用相同或类似的标号表示相同或类似的元件或具有相同或类似功能 的元件。下面结合附图对本技术的实施例进行详细说明。 本技术的主从控制芯片同步电路包括：主控制芯片；从控制芯片；以及双端 口 RAM。所述双端口 RAM通过地址总线、数据总线和读写控制线与所述主控制芯片、从控制 芯片连接。 从而，主从控制芯片通过地址总线、数据总线和读写控制线连接双端口 RAM，解决 了现有的主从控制芯片之间数据双向高速传输和同步的问题，使得主从控制芯片能够以并 行总线的方式，进行双向主动的数据高速传输和同步。 图2是根据本技术第一实施例的主从控制芯片同步电路的示意图。图2所示 的主从控制芯片同步电路包括：主控制芯片1(MCU 1);从控制芯片2 (MCU 2);以及双端口 RAM 3。可以理解的是，在该实施例中，可以实现双向的传输，从而，主控制芯片1与从控制 芯片2的主从关系是相对而言的。从控制芯片2也可以作为主控制端，而主控制芯片1也 可以作为从控制端。 双端口 RAM 3通过地址总线4a与4b ;数据总线5a与5b ;和读写控制线5a和5b， 与主控制芯片1、从控制芯片2连接。 优选地，所述数据总线为并行总线。可以理解的是，"串行"就是数据一位一位传 输的，数据线只需要一根，如果支持双向需要2根，现有技术的SPI总线即采取的此种串行 数据同步方式，数据传输速度慢。"并行"就是数据多位同时传输，例如同时传输4位、8位、 16位、甚至64位、128位数据，从而具有更高的数据传输速度。与之相适应，"并行总线"是 指包括多根数据线同时进行数据传输的总线。在本技术中，数据总线可以为同时传输 4位、8位或更多位数据的并行总线。 如图所示，所述双端口 RAM 3包括： 主控制芯片数据区（"MCU1数据"区域），用于存储主控制芯片1向从控制芯片2 传输的数据； 从控制芯片数据区（"MCU2数据"区域），用于存储从控制芯片2向主控制芯片1 传输的数据；以及 共享数据区（"共享数据"区域），用于存储主控制芯片1或从控制芯片2故障冻 结数据。 优选地，主控制芯片1和从控制芯片2同时访问时的仲裁逻辑电路集成在所述双 端口 RAM 3内。 在一个可选实施例中，主控制芯片1和从控制芯片2是相同种类的控制芯片 本技术还提供一种控制器，其中，所述控制器包括如上所述的主从控制芯片 同步电路。 本技术还提供一种车辆，其中，所述车辆包括如上所述的主从控制芯片同步 电路或如上所述的控制器。 双端口 RAM 3有两套完全独立的数据端口、地址端口和读写控制端口，可使两个 CPU (控制芯片）分时独立访问其当前第1页1 2 本文档来自技高网...

【技术保护点】
一种主从控制芯片同步电路，其特征在于，包括：主控制芯片(1)；从控制芯片(2)；双端口RAM(3)，其通过地址总线、数据总线和读写控制线与所述主控制芯片(1)、从控制芯片(2)连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：高强，
申请(专利权)人：北汽福田汽车股份有限公司，
类型：新型
国别省市：北京;11