测试模式电路及包括该测试模式电路的半导体器件制造技术

一种半导体器件的测试模式电路，包括：测试模式激活信号发生单元，适用于响应于测试信号来产生测试模式激活信号；测试时钟发生单元，适用于响应于测试模式激活信号和控制时钟来产生多个测试时钟；测试控制信号发生单元，适用于基于控制信号输入循环的多个测试时钟来产生测试控制信号，其中，多个测试时钟具有控制信号输入循环和数据输入循环；以及内部控制信号发生单元，适用于响应于测试控制信号和输入数据来产生多个控制信号，以执行测试操作。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年1月23日在韩国知识产权局提交的第10-2015-0011436号韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用合并于此。
各种实施例总体上涉及一种电子器件，更具体地，涉及一种能够执行测试模式操作的测试模式电路以及包括该测试模式电路的半导体器件。
技术介绍
半导体存储器件存储输入数据并输出存储的数据。半导体器件由诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)的半导体材料形成。半导体存储器件分为易失性存储器件和非易失性存储器件。在没有恒定电源的情况下，易失性存储器件丢失其存储的数据。易失性存储器件包括静态随机存取存储(SRAM)器件、动态RAM(DRAM)器件、同步DRAM(SDRAM)器件等。即便没有电源，非易失性存储器件仍保存其储存的数据。非易失性存储器包括只读存储(ROM)器件、可编程ROM(PROM)器件、电可编程ROM(EPROM)器件、电可擦除可编程ROM(EEPROM)器件、闪速存储器件、相变RAM(PRAM)器件、磁RAM(MRAM)器件、电阻式RAM(RRAM)器件、铁电RAM(FRAM)器件等。闪速存储器件分为两类：NOR型和NAND型。为了筛选出在生产时有缺陷的半导体器件，可以通过将测试装置经由半导体器件的焊盘连接到半导体器件来执行测试。在测试期间，每个半导体器件上的多个焊盘可以连接到测试装置。为了用单个测试装置同时测试多个半导体器件，对每个半导体器件来讲需要用减少数目的焊垫来执行测试操作。
技术实现思路
各种实施例涉及一种测试模式电路以及包括该测试模式电路的半导体器件，该测试模式电路能够用连接到测试装置的减少数目的焊盘执行测试操作。根据实施例的半导体器件的测试模式电路可以包括：测试模式激活信号发生单元，适用于响应于测试信号来产生测试模式激活信号；测试时钟发生单元，适用于响应于测试模式激活信号和控制时钟来产生多个测试时钟；测试控制信号发生单元，适用于基于控制信号输入循环的多个测试时钟来产生测试控制信号，其中，多个测试时钟具有控制信号输入循环和数据输入循环；以及内部控制信号发生单元，适用于响应于测试控制信号和输入数据来产生多个控制信号，以执行测试操作。根据实施例的半导体器件的测试模式电路可以包括：测试模式激活信号发生单元，适用于响应于测试信号来产生测试模式激活信号；测试控制信号发生电路，适用于响应于测试模式激活信号和控制时钟来在控制信号输入循环和数据输入循环期间产生多个测试时钟，并适用于基于控制信号输入循环的多个测试时钟来产生测试控制信号；以及内部控制信号发生单元，适用于响应于测试控制信号和输入数据来产生控制信号，以执行测试操作。根据实施例的半导体器件包括：存储器；测试模式电路，适用于分别通过半导体器件的接合焊盘、控制焊盘和输入/输出焊盘来接收测试信号、控制时钟和输入数据，并适用于产生控制信号和输入数据以执行测试操作；以及控制逻辑，适用于根据控制信号和输入数据来执行存储器的操作，并将结果输出到测试装置。附图说明图1是图示根据实施例的耦接到测试装置的半导体器件的框图；图2是图示图1中示出的半导体器件的框图；图3是图示图2中示出的测试模式电路的框图；图4是图示图3中示出的测试模式激活信号发生单元的框图；图5是图示图3中示出的芯片使能信号发生单元的电路图；图6是图示图4和图5中示出的测试模式激活信号发生单元和芯片使能信号发生单元的操作的波形图；图7是图示图3中示出的测试时钟发生单元的电路图；图8是图示图7中示出的测试时钟发生单元的操作的波形图；图9是图示图3中示出的控制时钟分离单元的电路图；图10是图示图9中示出的控制时钟分离单元的操作的波形图；图11是图示图3中示出的测试控制时钟发生单元的操作的波形图；图12是图示图3中示出的内部控制信号发生单元的电路图；图13是图示图3中示出的信号发生单元的电路图；图14是图示通过控制焊盘和输入/输出焊盘输入的信号的波形图；图15是图示图2中示出的半导体器件的测试操作的波形图；图16是图示包括图2中示出的半导体器件的存储系统的框图；图17是图示图16中示出的存储系统的应用示例的框图；图18是图示包括图17中示出的存储系统的计算系统的框图。具体实施方式在下文中，将参照附图对实施例的各种示例进行详细的描述。提供附图以允许本领域的普通技术人员理解本专利技术的实施例的范围。然而，本专利技术可以以不同的形式实现，且不应解释为局限于阐述的实施例。相反地，提供这些实施例使得本公开将彻底的和完全的。此外，提供这些实施例以将本专利技术的范围充分地传达给本领域的技术人员。再者，“连接/耦接”表示一个组件直接电耦接到另一个组件，或者经由另一个组件间接地电耦接。只要在句中未特别提到，单数形式可以包括复数形式。再者，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或已经添加一个或更多个组件、步骤、操作和元件。图1是图示根据一个实施例的耦接到测试装置200的半导体器件100的框图。参见图1，半导体器件100可以处于晶片级。测试装置200可以测试半导体器件100。图1示例性地示出了连接到测试装置200的单个半导体器件100，然而，多个半导体器件100可以耦接到测试装置200，从而可以对多个半导体器件100同时执行测试操作。在测试操作期间，测试装置200可以将测试使能信号Test_EN、控制时钟Control_CLK和输入数据DIN输出到半导体器件100。半导体器件100可以接收测试使能信号Test_EN、控制时钟Control_CLK和输入数据DIN，执行测试操作，并将结果作为输出数据DOUT输出到测试装置200。测试装置200可以分析输出数据DOUT，并确定半导体器件100是否有缺陷。半导体器件100可以包括接合焊盘、控制焊盘和输入/输出(IO)焊盘，以分别接收测试使能信号Test_EN、控制时钟Control_CLK和输入数据DIN。图2是图示图1中示出的半导体器件100的框图。参见图2，半导体器件100可以包括测试模式电路110、控制逻辑120和存储器130。测试模式电路110可以响应于通过接合焊盘输入的测试使能信号Test_EN来输出芯片使能信号CE，并可以响应于分别通过控制焊盘和IO焊盘输入的控制时钟Control_CLK和输入数据DIN来将地址锁存信号ALE、命令锁存信号CLE、写入操作信号WE、读本文档来自技高网...

【技术保护点】
一种半导体器件的测试模式电路，所述测试模式电路包括：测试模式激活信号发生单元，适用于响应于测试信号来产生测试模式激活信号；测试时钟发生单元，适用于响应于所述测试模式激活信号和控制时钟来产生多个测试时钟；测试控制信号发生单元，适用于基于控制信号输入循环的所述多个测试时钟来产生测试控制信号，其中，所述多个测试时钟具有所述控制信号输入循环和数据输入循环；以及内部控制信号发生单元，适用于响应于所述测试控制信号和输入数据来产生多个控制信号，以执行测试操作。

【技术特征摘要】
2015.01.23 KR 10-2015-00114361.一种半导体器件的测试模式电路，所述测试模式电路包括：
测试模式激活信号发生单元，适用于响应于测试信号来产生测试模式激活信号；
测试时钟发生单元，适用于响应于所述测试模式激活信号和控制时钟来产生多个测
试时钟；
测试控制信号发生单元，适用于基于控制信号输入循环的所述多个测试时钟来产生
测试控制信号，其中，所述多个测试时钟具有所述控制信号输入循环和数据输入循环；
以及
内部控制信号发生单元，适用于响应于所述测试控制信号和输入数据来产生多个控
制信号，以执行测试操作。
2.根据权利要求1所述的测试模式电路，其中，所述内部控制信号发生单元响应于
所述输入数据来产生所述多个控制信号中的一个或更多个。
3.根据权利要求2所述的测试模式电路，其中，所述测试模式电路分别通过所述半
导体器件的接合焊盘、控制焊盘和输入/输出焊盘来接收所述测试信号、所述控制时钟和
所述输入数据。
4.根据权利要求1所述的测试模式电路，其中，所述测试时钟发生单元还响应于所
述控制时钟来产生在所述多个测试时钟之前切换的快速测试时钟。
5.根据权利要求4所述的测试模式电路，其中，所述测试时钟发生单元包括：
顺序时钟发生单元，适用于产生以顺序的方式切换的N个时钟，其中，N是自然数；
以及
测试时钟发生单元，适用于通过将所述N个时钟与所述控制时钟同步来产生所述多
个测设时钟和所述快速测试时钟。
6.根据权利要求...

【专利技术属性】
技术研发人员：金辅谦，辛泰承，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR