周边接口电路与周边存储器系统技术方案

本发明专利技术提供一种周边接口电路与周边存储器系统。所述周边接口电路包括接口排序器、输入/输出控制器、暂存器单元与数据缓冲器。接口排序器通过周边接口电性连接周边存储器。输入/输出控制器通过一或多个总线接口电性连接总线主控制器。接口排序器从所述输入/输出控制器接收多个请求且回应于所述请求以存取所述周边存储器。输入/输出控制器从总线主控制器接收暂存器存取请求，并且存取所述暂存器单元以回应所述暂存器存取请求。本发明专利技术技术方案可提升执行数据存取的效率与存取目标数据的速度。

Peripheral interface circuit and peripheral memory system

The invention provides a peripheral interface circuit and a peripheral memory system. The peripheral interface circuit comprises an interface sorter, an input / output controller, a register unit and a data buffer. The interface sorter electrically connects the peripheral memory via the peripheral interface. The input / output controller electrically connects the bus master controller via one or more bus interfaces. The interface sorter receives a plurality of requests from the input / output controller and responds to the request to access the peripheral memory. The input / output controller receives the scratchpad access request from the bus master controller and accesses the register unit to respond to the scratchpad access request. The technical proposal of the invention can improve the efficiency of executing data access and the speed of accessing the target data.

【技术实现步骤摘要】
周边接口电路与周边存储器系统
本专利技术是有关于一种接口电路，且特别是有关于一种用以存取周边存储器的周边接口电路及周边存储器系统。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储介质的需求也急速增加。由于可复写式非挥发性存储器(rewritablenon-volatilememory)具有数据非挥发性、省电、体积小、无机械结构、读写速度快等特性，最适于便携式电子产品，例如笔记本电脑。U盘就是一种以快速存储器作为存储介质的便携式存储装置。因此，近年快速存储器产业成为电子产业中相当热门的一环，并且快速存储器也被大量应用于周边存储器的使用。一般而言，主机端会通过周边接口电路使用合适的周边接口标准来通过对应的周边接口以连接周边存储器以存取数据。此外，为了加速存取数据的速度，周边接口电路通常具有先进先出(first-infirst-out，FIFO)缓冲器，以存储预先撷取(pre-fetched)数据，并且具有较周边存储器快的存取速度。然而，若所存取数据的地址是不连续的，部分的预先撷取数据，即使在短时间之内就会被存取，也必须从先进先出缓冲器中移除。因此，整个数据存取速度会降低。此外，周边接口电路会被用来辨识所连接的周边存储器。如此一来，在周边接口电路被实作后，周边接口电路可能无法辨识新的周边存储器。
技术实现思路
本专利技术提供一种基于所存储在缓冲数据而采用不同存取方式的周边接口电路、一种弹性地识别所连接的周边存储器在种类的方法，以及一种具有所述周边接口电路的周边存储器系统。本专利技术的一实施例提供一种周边接口电路。所述周边接口电路包括接口排序器、输入/输出控制器、暂存器单元与数据缓冲器。接口排序器通过周边接口电性连接周边存储器。输入/输出控制器通过一或多个总线接口电性连接总线主控制器。接口排序器从所述输入/输出控制器接收多个请求且回应于所述请求以存取所述周边存储器。输入/输出控制器从总线主控制器接收暂存器存取请求，并且存取所述暂存器单元以回应所述暂存器存取请求。当从所述总线主控制器接收数据存取请求时，所述输入/输出控制器判断所述数据存取请求的目标数据是否存在于所述数据缓冲器中。所述数据缓冲器是通过地址来随机地被存取。所述暂存器单元控制所述周边接口电路的行为或反映所述周边接口电路的状态，并且所述数据缓冲器保留所述周边存储器的一部分或多个部份的复本。根据本专利技术的一实施例，所述暂存器单元中的一个暂存器作为指令暂存器，并且当所述指令暂存器被存取时，所述输入/输出控制器传送接口请求至所述接口排序器。根据本专利技术的一实施例，所述暂存器单元中的一或多个暂存器被映射至所述数据缓冲器，并且存取所述暂存器实际上是存取所述数据缓冲器。根据本专利技术的一实施例，所述数据缓冲器包括一或多组的有效位元、标签与数据串。所述有效位元用以指示对应的数据串是否有效。所述标签用以记录对应的数据串的部份地址。所述数据串用以记录一或多个所述周边存储器的连续地址的数据。根据本专利技术的一实施例，所述数据缓冲器被实施为一指令快取。根据本专利技术的一实施例，所述输入/输出控制器进一步从所述总线主控制器接收数据写入请求。根据本专利技术的一实施例，所述数据缓冲器被实施为一数据快取。本专利技术的一实施例提供一种周边存储器系统。所述周边存储器系统包括周边接口电路、总线主控制器与周边存储器。所述周边接口电路包括接口排序器、输入/输出控制器、暂存器单元与数据缓冲器。总线主控制器通过一或多个总线接口电性连接所述周边接口电路。周边存储器通过周边接口电性连接所述周边接口电路。接口排序器从所述输入/输出控制器接收多个请求且回应于所述请求以存取所述周边存储器。所述数据缓冲器是通过地址来随机地被存取。当从所述总线主控制器接收数据存取请求时，所述输入/输出控制器判断所述数据存取请求的目标数据是否存在于所述数据缓冲器中。所述暂存器单元包括多个暂存器，并且所述暂存器单元控制所述周边接口电路的行为或反映所述周边接口电路的状态。所述数据缓冲器保留所述周边存储器的一部分或多个部份的复本，所述总线主控制器发起多个请求至所述周边接口电路，并且所述周边存储器会存储数据且接收来自周边接口电路的指令。根据本专利技术的一实施例，所述暂存器单元中的一个暂存器作为指令暂存器，并且当所述指令暂存器被存取时，所述输入/输出控制器传送接口请求至所述接口排序器。根据本专利技术的一实施例，所述暂存器单元中的一或多个暂存器被映射至所述数据缓冲器，并且存取所述暂存器实际上是存取所述数据缓冲器。根据本专利技术的一实施例，所述总线主控制器发起多个请求以从所述周边存储器接收一辨识码。所述总线主控制器根据所述辨识码判断所述周边存储器的类型，并且请求所述接口排序器操作于合适的传输模式。基于上述，本专利技术的周边接口电路具有存储一或多个部份的周边存储器的复本的数据缓冲器。当所述周边接口电路接收数据存取请求时，所述周边接口电路先行检查目标数据是否存在于数据缓冲器中。若所述数据存取请求的所述目标数据存在于所述数据缓冲器中，所述周边接口电路从所述数据缓冲器回传数据，作为所述数据存取请求的回应，进而增进数据存取速度。若所述数据存取请求的所述目标数据不存在于所述数据缓冲器中，所述周边接口电路存取所述周边存储器并且至少保留所述目标数据的复本在所述数据缓冲器中。如此一来，可提升执行数据存取的效率与存取目标数据的速度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是根据本专利技术的一实施例所示出的周边接口电路的方块图；图2是根据本专利技术的一实施例所示出的周边接口电路的操作流程图；图3是根据本专利技术的一实施例所示出的周边存储器系统的方块图；图4是根据本专利技术的一实施例所示出的数据缓冲器的方块图；图5是根据本专利技术的一实施例所示出的周边存储器系统的操作的方块图；图6是根据本专利技术的一实施例所示出的数据缓冲器的方块图；图7是根据本专利技术的一实施例所示出的周边存储器系统的方块图；图8是根据本专利技术的一实施例所示出的周边存储器系统的方块图。附图标记说明：10、11、12、13：周边存储器系统；100：周边接口电路；110：输入/输出控制器；120：接口排序器；130：暂存器单元；140：数据缓冲器；141、146：有效位元；142、147：标签；143、148：数据串；144、145：缓冲器组；200：总线主控制器；300：周边存储器；310：快速存储器；320：电子可抹除可程序化只读存储器；330：静态随机存取存储器；400：总线接口；410：先进周边总线；420：先进可扩展接口总线；430：本地存储器接口；440：先进高性能总线；500：周边接口；510：串列周边接口；520：内部积体电路接口；S201、S203、S205、S207、S209、S211、S213：步骤；S501、S503、S505、S507、S509、S511、S513、S514、S515、S516、S517、S519、S521、S523、S525、S527：操作。具体实施方式在本专利技术的一实施例中，周边接口电路包含数据缓冲器，所述数据缓冲器存储一或多个部分的周边存储器。当所述周边接口电路接收数据存取请求时，所述周边接口电路先检查目标数据是否存在于数据缓冲本文档来自技高网...

【技术保护点】
一种周边接口电路，其特征在于，包括：一接口排序器，通过一周边接口电性连接一周边存储器；一输入/输出控制器，通过一或多个总线接口电性连接一总线主控制器；一暂存器单元；以及一数据缓冲器，其中该接口排序器从该输入/输出控制器接收多个请求且回应于该些请求以存取该周边存储器，当从该总线主控制器接收一数据存取请求时，该输入/输出控制器判断该数据存取请求的目标数据是否存在于该数据缓冲器中，其中该数据缓冲器是通过地址来随机地被存取，其中该暂存器单元控制该周边接口电路的行为或反映该周边接口电路的状态，并且该数据缓冲器保留该周边存储器的一部分或多个部份的复本。

【技术特征摘要】
2015.12.28 US 14/979,6071.一种周边接口电路，其特征在于，包括：一接口排序器，通过一周边接口电性连接一周边存储器；一输入/输出控制器，通过一或多个总线接口电性连接一总线主控制器；一暂存器单元；以及一数据缓冲器，其中该接口排序器从该输入/输出控制器接收多个请求且回应于该些请求以存取该周边存储器，当从该总线主控制器接收一数据存取请求时，该输入/输出控制器判断该数据存取请求的目标数据是否存在于该数据缓冲器中，其中该数据缓冲器是通过地址来随机地被存取，其中该暂存器单元控制该周边接口电路的行为或反映该周边接口电路的状态，并且该数据缓冲器保留该周边存储器的一部分或多个部份的复本。2.根据权利要求1所述的周边接口电路，其特征在于，该暂存器单元包括多个暂存器。3.根据权利要求2所述的周边接口电路，其特征在于，该暂存器单元的一暂存器作为指令暂存器，并且当该指令暂存器被存取时，该输入/输出控制器传送一接口请求至该接口排序器。4.根据权利要求2所述的周边接口电路，其特征在于，该暂存器单元的一或多个暂存器被映射至该数据缓冲器，并且存取该些暂存器实为存取该数据缓冲器。5.根据权利要求1所述的周边接口电路，其特征在于，若该数据存取请求的该目标数据存在于该数据缓冲器中，该输入/输出控制器从该数据缓冲器回传数据，作为该数据存取请求的回应；以及若该数据存取请求的该目标数据不存在于该数据缓冲器中，该输入/输出控制器传送一接口请求至该接口排序器以存取该周边存储器并且至少保留该目标数据的复本在该数据缓冲器中。6.根据权利要求1所述的周边接口电路，其特征在于，该数据缓冲器包括一或多组的：一有效位元；一标签；以及一数据串，其中该有效位元用以指示对应的数据串的数据是否有效，该标签用以记录对应的数据串的部份地址，并且该数据串用以记录一或多个该周边存储器的连续地址的数据。7.根据权利要求1所述的周边接口电路，其特征在于，该输入/输出控制器所接收的数据存取请求只有读取请求，该数据缓冲器被实施为指令快取。8.根据权利要求1所述的周边接口电路，其特征在于，该输入/输出控制器所接收的数据存取请求包含读取请求和写入请求。9.根据权利要求8所述的周边接口电路，其特征在于，该数据缓冲器被实施为数据快取。10.一种周边存储器系统，其特征在于，包括：一周边接口电路，其包括：一接口排序器；一输入/输出控制器；一暂存器单元；...

【专利技术属性】
技术研发人员：叶宜忠，余俊璋，
申请(专利权)人：晶心科技股份有限公司，
类型：发明
国别省市：中国台湾,71