一种测量存储器IP核管脚电容的方法及装置制造方法及图纸

本发明专利技术提供一种测量存储器IP核管脚电容的方法及装置。所述方法包括：抽取存储器IP核包含的各个子模块的RC网表；根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。本发明专利技术能够快速测量出存储器IP核管脚电容。

Method and device for measuring capacitance of memory IP core pin

The invention provides a method and a device for measuring the capacitance of a memory IP core pin. The method includes: extracting sub module memory IP core contains the RC net; according to the rules of the combination of memory IP core of the sub module of the RC netlist is spliced into the first RC network, among them, the first RC netlist for the memory of IP RC core network; the simulation of the first RC netlist using simulation tools to get the memory IP core pin capacitance measurement. The invention can rapidly measure the capacitance of the memory IP core pin.

【技术实现步骤摘要】
一种测量存储器IP核管脚电容的方法及装置
本专利技术涉及存储器编译
，尤其涉及一种测量存储器IP核管脚电容的方法及装置。
技术介绍
利用存储器编译器生成存储器IP(intellectualproperty，知识产权)核的过程中，需要测量存储器IP核的管脚电容来描述存储器IP核的管脚信息。现有的测量存储器IP核管脚电容的方法通常为提取存储器IP核的RC参数，其中，RC参数为寄生参数，其包括寄生电阻和寄生电容，然后通过仿真工具来测量存储器IP核的管脚电容，以验证所生成的存储器IP核的电路性能。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下技术问题：由于是对整个存储器IP核进行RC参数的提取，所以RC参数的提取速度非常慢，尤其是遇到大尺寸的存储器IP核时，可能出现RC参数根本无法提取；进一步地，即使RC参数能够提取，但是在使用仿真工具进行仿真时，由于仿真工具的处理数据量非常大，也会导致仿真速度非常慢，更甚者可能导致仿真失败。
技术实现思路
本专利技术提供的测量存储器IP核管脚电容的方法及装置，其能够实现存储器IP核管脚电容的快速测量，进而提高存储器IP核的电路性能的验证效率。第一方面，本专利技术提供一种测量存储器IP核管脚电容的方法，包括：抽取存储器IP核包含的各个子模块的RC网表；根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。可选地，在所述根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表之后，还包括：对所述第一RC网表进行简化，得到第二RC网表；所述利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值包括：利用仿真工具对所述第二RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。可选地，所述对所述第一RC网表进行简化，得到第二RC网表包括：记录所述第一RC网表中顶层模块的输入管脚和输出管脚的信息；依次删除所述第一RC网表中第二层至最低层中没有输入管脚或者输出管脚的模块；根据预定的MOS管删除规则，删除经过上述删除步骤的剩余模块中不相干的MOS管，从而得到所述第二RC网表。可选地，当所述MOS管为NMOS管时，所述预定的MOS管删除规则包括：如果所述NMOS管中只有一个极与外部输入管脚连接，则切断所述NMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至电源VDD；如果所述NMOS管中有两个极与外部输入管脚连接，则将所述NMOS管分成只有一个极与外部输入管脚连接的两个子NMOS管，切断所述两个子NMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子NMOS管中的另外两个极均连接至电源VDD；如果所述NMOS管中只有一个极与外部输出管脚连接，则切断所述NMOS管中未与所述外部输出管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至接地端VSS。可选地，当所述MOS管为PMOS管时，所述预定的MOS管删除规则包括：如果所述PMOS管中只有一个极与外部输入管脚连接，则切断所述PMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述PMOS管的另外两个极均连接至接地端VSS；如果所述PMOS管中有两个极与外部输入管脚连接，则将所述PMOS管分成只有一个极与外部输入管脚连接的两个子PMOS管，切断所述两个子PMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子PMOS管中的另外两个极均连接至接地端VSS；如果所述PMOS管中只有一个极与外部输出管脚连接，则切断所述PMOS管中未与所述外部输出管脚连接的另外两个极与其他MOS管的连接，并将所述PMOS管的另外两个极均连接至电源VDD。第二方面，本专利技术提供一种测量存储器IP核管脚电容的装置，所述装置包括抽取模块、拼接模块和仿真模块，其中，所述抽取模块，用于抽取存储器IP核包含的各个子模块的RC网表；所述拼接模块，用于根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；所述仿真模块，用于利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。可选地，所述装置还包括简化模块，其中，所述简化模块，用于对所述第一RC网表进行简化，得到第二RC网表；所述仿真模块，用于利用仿真工具对所述第二RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。可选地，所述简化模块包括记录单元、第一删除单元和第二删除单元，其中，所述记录单元，用于记录所述第一RC网表中顶层模块的输入管脚和输出管脚的信息；所述第一删除单元，用于依次删除所述第一RC网表中第二层至最低层中没有输入管脚或者输出管脚的模块；所述第二删除单元，用于根据预定的MOS管删除规则，删除经过上述删除步骤的剩余模块中不相干的MOS管，从而得到所述第二RC网表。可选地，当所述MOS管为NMOS管时，所述预定的MOS管删除规则包括：如果所述NMOS管中只有一个极与外部输入管脚连接，则切断所述NMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至电源VDD；如果所述NMOS管中有两个极与外部输入管脚连接，则将所述NMOS管分成只有一个极与外部输入管脚连接的两个子NMOS管，切断所述两个子NMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子NMOS管中的另外两个极均连接至电源VDD；如果所述NMOS管中只有一个极与外部输出管脚连接，则切断所述NMOS管中未与所述外部输出管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至接地端VSS。可选地，当所述MOS管为PMOS管时，所述预定的MOS管删除规则包括：如果所述PMOS管中只有一个极与外部输入管脚连接，则切断所述PMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述PMOS管的另外两个极均连接至接地端VSS；如果所述PMOS管中有两个极与外部输入管脚连接，则将所述PMOS管分成只有一个极与外部输入管脚连接的两个子PMOS管，切断所述两个子PMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子PMOS管中的另外两个极均连接至接地端VSS；如果所述PMOS管中只有一个极与外部输出管脚连接，则切断所述PMOS管中未与所述外部输出管脚连接的另外两个极与其他MOS管的连接，并将所述PMOS管的另外两个极均连接至电源VDD。本专利技术实施例提供的测量存储器IP核管脚电容的方法及装置，根据存储器IP核的拼接规则，将抽取到的存储器IP核包含的各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。与现有技术相比，本专利技术不需要对整个存储器I本文档来自技高网...

【技术保护点】
一种测量存储器IP核管脚电容的方法，其特征在于，包括：抽取存储器IP核包含的各个子模块的RC网表；根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。

【技术特征摘要】
1.一种测量存储器IP核管脚电容的方法，其特征在于，包括：抽取存储器IP核包含的各个子模块的RC网表；根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。2.根据权利要求1所述的方法，其特征在于，在所述根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表之后，还包括：对所述第一RC网表进行简化，得到第二RC网表；所述利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值包括：利用仿真工具对所述第二RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。3.根据权利要求2所述的方法，其特征在于，所述对所述第一RC网表进行简化，得到第二RC网表包括：记录所述第一RC网表中顶层模块的输入管脚和输出管脚的信息；依次删除所述第一RC网表中第二层至最低层中没有输入管脚或者输出管脚的模块；根据预定的MOS管删除规则，删除经过上述删除步骤的剩余模块中不相干的MOS管，从而得到所述第二RC网表。4.根据权利要求3所述的方法，其特征在于，当所述MOS管为NMOS管时，所述预定的MOS管删除规则包括：如果所述NMOS管中只有一个极与外部输入管脚连接，则切断所述NMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至电源VDD；如果所述NMOS管中有两个极与外部输入管脚连接，则将所述NMOS管分成只有一个极与外部输入管脚连接的两个子NMOS管，切断所述两个子NMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子NMOS管中的另外两个极均连接至电源VDD；如果所述NMOS管中只有一个极与外部输出管脚连接，则切断所述NMOS管中未与所述外部输出管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至接地端VSS。5.根据权利要求3所述的方法，其特征在于，当所述MOS管为PMOS管时，所述预定的MOS管删除规则包括：如果所述PMOS管中只有一个极与外部输入管脚连接，则切断所述PMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述PMOS管的另外两个极均连接至接地端VSS；如果所述PMOS管中有两个极与外部输入管脚连接，则将所述PMOS管分成只有一个极与外部输入管脚连接的两个子PMOS管，切断所述两个子PMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子PMOS管中的另外两个极均连接至接地端VSS；如果所述PMOS管中只有一个极与外部输出管脚连接，则切断所述PMOS管中未与所述外部输出管脚连接的另外两个极与其他MOS管的连接，并将所述PMOS管的另外两个极均连接至电源VDD。6.一种测量存储...

【专利技术属性】
技术研发人员：诸月平，王林，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海,31