快闪存储器与增进快闪存储器可靠性的方法技术

本发明专利技术提供一种快闪存储器与增进快闪存储器可靠性的方法。一种增进快闪存储器可靠性的方法，包括在写入期间，通过字线、位线及参考位准线，分别施加第一开启电压、第一电压及第二电压至晶体管的栅极结构、第一源/漏极和第二源/漏极，以对快闪存储器单元执行写入动作；于写入期间之后的测试期间，通过字线、位线及参考位准线，分别施加第二开启电压、第三电压及第四电压至晶体管的栅极结构、第一源/漏极和第二源/漏极，以执行测试动作；其中，第一开启电压大于第二开启电压、第一电压大于第二电压，且第四电压大于第三电压。通过实施本发明专利技术，可增进快闪存储器的可靠性，防止快闪存储器的制造良品率下降。

Flash memory and method for enhancing reliability of flash memory

The invention provides a flash memory and a method for enhancing the reliability of a flash memory. A method for improving reliability of flash memory, including during writing, through the bit line and word line, a reference line, respectively applying a first threshold voltage, the first voltage and the two voltage to the gate of the transistor structure, the first source / drain and source / drain second, to perform the write operation of the flash memory unit; testing during the writing period after, through the bit line and word line, a reference line, by applying second threshold voltage, third voltage and four voltage to the gate of the transistor structure, the first source / drain and source / drain second, to perform the test action; the first turn-on voltage of the turn-on voltage, the first voltage is greater than second more than second voltage and the fourth voltage voltage greater than third. By implementing the invention, the reliability of the flash memory can be enhanced, and the manufacturing yield of the flash memory can be reduced.

【技术实现步骤摘要】
快闪存储器与增进快闪存储器可靠性的方法
本专利技术是有关于快闪存储器，特别是有关于增进快闪存储器可靠性的方法。
技术介绍
快闪存储器是一种允许在操作中被多次写入或读取的存储器，可用于电子装置之间传输或交换所储存的数据，例如存储卡与随身硬盘的应用。而快闪存储器亦为目前非挥发性固态储存领域中相当重要且被广为应用的技术，也由于快闪存储器是非挥发性的存储器，快闪存储器在储存数据的运用上不需要消耗电力，此为快闪存储器的优势。快闪存储器所使用的晶体管的栅极结构具备一控制栅(controlgate)和一浮栅(floatinggate)，浮栅是介于控制栅与晶体管的通道之间，通过浮栅的使用，快闪存储器可完成读取、写入以及抹除的三种基本操作模式。在一些应用中，当浮栅被注入电荷时，快闪存储器所储存的位即为“0”，相对的，当上述电荷从浮栅中移除后，上述位即为“1”，而快闪存储器就是通过上述将电荷注入或移除于浮栅的原理，而使得本身具有重复读写的特性。而在一些实际应用中，快闪存储器写入动作的测试过程，会受到测试温度以及电荷捕获(trapping)现象的影响，使测试结果对于浮栅所储存的电荷量产生误判，而造成测试结果错误，进而导致快闪存储器的制造良品率下降。
技术实现思路
有鉴于此，本专利技术提供一种快闪存储器以及增进快闪存储器可靠性的方法，以克服前述问题。本专利技术提供一种增进快闪存储器可靠性的方法，该快闪存储器包括一字线、一位线、一参考位准线及一由晶体管构成的快闪存储器单元，该晶体管具有一连接该字线的栅极结构、一连接该位线的第一源/漏极和一连接该参考位准线的第二源/漏极。而该方法包括于一写入期间，通过该字线、位线及参考位准线，分别施加一第一开启电压、一第一电压及一第二电压至该栅极结构、第一源/漏极和第二源/漏极，以对该快闪存储器单元执行一写入动作；于该写入期间之后的一测试期间，通过该字线、位线及参考位准线，分别施加一第二开启电压、一第三电压及一第四电压至该栅极结构、第一源/漏极和第二源/漏极，以执行一测试动作，该测试动作为测试该写入期间写入该快闪存储器单元的数据；其中，该第一开启电压大于该第二开启电压、该第一电压大于该第二电压，且该第四电压大于该第三电压。如上述增进快闪存储器可靠性的方法，其中该快闪存储器单元于该测试期间会产生一测试电流，且该方法更包括当该测试电流的电流量低于一第一预定电流量时，结束该测试动作；以及当该测试电流的电流量高于该第一预定电流量时，重新执行该写入动作。如上述增进快闪存储器可靠性的方法，其中该晶体管的栅极结构具备一控制栅以及一浮栅。本专利技术提供一种快闪存储器，包括至少一电压控制电路；至少一字线，耦接对应的一电压控制电路；至少一位线，耦接该电压控制电路；至少一参考位准线，耦接该电压控制电路；以及至少一快闪存储器单元。该快闪存储器单元包括一晶体管，该晶体管的栅极结构耦接该字线，该晶体管的第一源/漏极耦接该位线，且该晶体管的第二源/漏极耦接该参考位准线；其中，在一写入期间，该电压控制电路通过该字线提供一第一开启电压于该栅极结构、通过该位线提供一第一电压于该第一源/漏极以及通过该参考位准线提供一第二电压于该第二源/漏极，以对该快闪存储器单元执行一写入动作；其中，在该写入动作执行之后的一测试期间，该电压控制电路通过该字线提供一第二开启电压于该栅极结构、通过该位线提供一第三电压于该第一源/漏极以及通过该参考位准线提供一第四电压于该第二源/漏极，以执行一测试动作，该测试动作为测试该写入期间写入该快闪存储器单元的数据；其中，该第一开启电压大于该第二开启电压、该第一电压大于该第二电压，且该第四电压大于该第三电压。如上述的快闪存储器，其中该晶体管的栅极结构具备一控制栅以及一浮栅。如上述的快闪存储器，其中该快闪存储器单元更包括：一第二晶体管，该第二晶体管的栅极结构连接该字线，该第二晶体管的第一源/漏极耦接一第二位线，且该晶体管的第二源/漏极耦接该参考位准线；其中，该第二位线，耦接对应的该第一电压控制电路或对应的一第二电压控制电路。如上述的快闪存储器，其中该等参考位准线是耦接于同一电压。如上述的快闪存储器，其中该快闪存储器是反或栅NOR型快闪存储器。通过实施本专利技术，可增进快闪存储器的可靠性，防止快闪存储器的制造良品率下降。附图说明图1A是依据本专利技术一实施例的快闪存储器的一晶体管的示意图。图1B是依据本专利技术一实施例的快闪存储器的一晶体管的示意图。图2A是依据本专利技术一实施例的一快闪存储器的写入动作的示意图。图2B是依据本专利技术一实施例的一快闪存储器的测试动作的示意图。图3A是依据本专利技术一实施例的一反或栅快闪存储器的写入动作的示意图。图3B是依据本专利技术一实施例的一反或栅快闪存储器的测试动作的示意图。图4是依据本专利技术一实施例的增进快闪存储器可靠性的方法流程图。附图标号100晶体管101栅极结构101a控制栅101b氧化层101c浮栅101d氧化层102第一源/漏极103第二源/漏极104P型基板106、107多负电荷200快闪存储器区块201电压控制器203控制栅204第一源/漏极205第二源/漏极M1快闪存储器单元B0、B1位线W0字线SL参考位准线300反或栅快闪存储器区块M11-M13、M21-M23开关元件S11-S23栅极M14、M24反或栅快闪存储器单元301电压控制器303控制栅304第一源/漏极305第二源/漏极Iw写入电流It测试电流400流程图401-404步骤具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，下文特举出本专利技术的具体实施例，并配合所附图式，作详细说明如下。图1A是依据本专利技术一实施例的一快闪存储器的一晶体管100的示意图。晶体管100包括一栅极结构101，一第一源/漏极102，以及一第二源/漏极103。栅极结构101形成于该P型基板104上，具有一控制栅101a、一浮栅101c以及氧化层101b与101d。第一和第二源/漏极102、103，是由N型掺杂区所构成，并设置于该栅极结构101两侧的P型基板104中。于栅极结构101中，控制栅101a和浮栅101c之间以氧化层101b而电性隔离，浮栅101c和P型基板104间有氧化层101d。在本实施例中，该快闪存储器在一写入期间执行一写入动作，晶体管100的控制栅101a连接一第一开启电压；第一源/漏极102连接一第一电压；以及第二源/漏极103连接一第二电压，在本实施例中，该第一电压大于该第二电压。在一些实施例中，该第一开启电压可为9伏特；该第一电压可为4伏特；以及该第二电压可为0伏特，但本专利技术并不以此为限制。由于该第一电压大于该第二电压，该写入动作施加至控制栅101a、第一源/漏极102与第二源/漏极103的电压会造成热电子注入到浮栅101c中，晶体管100将会具有对应于浮栅101c中电荷的一临界电压。在此同时，由于电荷捕获现象的发生，氧化层101d亦具备多负电荷107，多负电荷107主要会屏蔽部分控制栅101a与第二源/漏极103之间的电场(亦即主要会屏蔽第一源/漏极102、第二源/漏极103中电压较低者以及控制栅101a之间的电场)，进而影响该临界电压。其中，氧化层101d中的多负电荷107会受到环境温度的影响，例如在一高温测本文档来自技高网...

【技术保护点】
一种增进快闪存储器可靠性的方法，其特征在于，所述快闪存储器包括一字线、一位线、一参考位准线及一由晶体管构成的快闪存储器单元，所述晶体管具有一连接所述字线的栅极结构、一连接所述位线的第一源/漏极和一连接所述参考位准线的第二源/漏极，所述方法包括：于一写入期间，通过所述字线、位线及参考位准线，分别施加一第一开启电压、一第一电压及一第二电压至所述栅极结构、第一源/漏极和第二源/漏极，以对所述快闪存储器单元执行一写入动作；于所述写入期间之后的一测试期间，通过所述字线、位线及参考位准线，分别施加一第二开启电压、一第三电压及一第四电压至所述栅极结构、第一源/漏极和第二源/漏极，以执行一测试动作，所述测试动作为测试所述写入期间写入所述快闪存储器单元的数据；其中，所述第一开启电压大于所述第二开启电压、所述第一电压大于所述第二电压，且所述第四电压大于所述第三电压。

【技术特征摘要】
1.一种增进快闪存储器可靠性的方法，其特征在于，所述快闪存储器包括一字线、一位线、一参考位准线及一由晶体管构成的快闪存储器单元，所述晶体管具有一连接所述字线的栅极结构、一连接所述位线的第一源/漏极和一连接所述参考位准线的第二源/漏极，所述方法包括：于一写入期间，通过所述字线、位线及参考位准线，分别施加一第一开启电压、一第一电压及一第二电压至所述栅极结构、第一源/漏极和第二源/漏极，以对所述快闪存储器单元执行一写入动作；于所述写入期间之后的一测试期间，通过所述字线、位线及参考位准线，分别施加一第二开启电压、一第三电压及一第四电压至所述栅极结构、第一源/漏极和第二源/漏极，以执行一测试动作，所述测试动作为测试所述写入期间写入所述快闪存储器单元的数据；其中，所述第一开启电压大于所述第二开启电压、所述第一电压大于所述第二电压，且所述第四电压大于所述第三电压。2.如权利要求1所述的方法，其特征在于，所述快闪存储器单元于所述测试期间会产生一测试电流，所述方法更包括：当所述测试电流的电流量低于一第一预定电流量时，结束所述测试动作；以及当所述测试电流的电流量高于所述第一预定电流量时，重新执行所述写入动作。3.如权利要求1所述的方法，其特征在于，所述晶体管的所述栅极结构包括一控制栅和一浮栅。4.一种快闪存储器，其特征在于，所述快闪存储器包括：至少一电压控制电路；至少一字线，耦接对应的一电压控制电路；至少一位线，耦接所述电压控制电路；至少一参考位准线，耦接所述电压控制电路；以及至少一快闪存储器单元，...

【专利技术属性】
技术研发人员：颜定国，许增钜，张尚文，陈建隆，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71