A data storage device and a flash memory control method are disclosed. Overclocking method for data storage device implemented by flash memory. Coupled with the flash memory controller is based on a variety of frequency test clock signal test of the flash memory, a clock signal to determine the flash memory of the flash memory according to the clock signal for operation. An embodiment determines the clock signal to which the plurality of clock candidates are applicable to the flash memory. The clock candidate frequencies are different, and the flash memory can switch operations at these clock candidates so that the electromagnetic interference effect is dispersed over a plurality of frequency bands.
【技术实现步骤摘要】
数据储存装置以及快闪存储器控制方法
本专利技术涉及以快闪存储器实现的一种数据储存装置,还涉及一种快闪存储器的控制方法。
技术介绍
现今数据储存装置常以快闪存储器(FLASHmemory)为储存媒体,常用作:存储卡(memorycard)、通用序列总线闪存装置(USBflashdevice)、固态硬碟(SSD)…等产品。另外有一种应用是采多芯片封装、将快闪存储器芯片与控制芯片包装在一起─称为嵌入式快闪存储器模块(eMMC)。快闪存储器不只应用广泛,其容量还随着制造工艺技术发展显著提升。然而,如此大容量快闪存储器的制造工艺成品率不一定理想。当不理想的快闪存储器无法以原先预设最高频率的时钟信号(例如333MHz)进行操作,一般厂商通常只能降低标定支持的时钟信号的频率(例如300或266MHz)迫使这些快闪存储器的规格降低。
技术实现思路
本专利技术揭示一种以快闪存储器实现的数据储存装置,并且揭示一种快闪存储器的控制方法,其中提供了超频设计。根据本专利技术一种实施方式所实现的一种数据储存装置包括一快闪存储器以及耦接该快闪存储器的一控制器。该控制器是以多种频率的测试用时钟信号测试该快闪存储器,以决定该快闪存储器所适用的时钟信号,使该快闪存储器根据所适用的时钟信号操作。根据本专利技术一种实施方式所实现的快闪存储器控制方法包括以下步骤:以多种频率的测试用时钟信号测试一快闪存储器;根据上述多种频率的测试用时钟信号对该快闪存储器所作的测试的结果,决定该快闪存储器所适用的时钟信号;以及,令该快闪存储器根据所适用的时钟信号操作。一种实施方式是决定出多个时钟候选为该快闪存储器所适用的 ...
【技术保护点】
一种数据储存装置,包括:一快闪存储器;以及一控制器,耦接该快闪存储器,该控制器以多种频率的测试用时钟信号测试该快闪存储器,以决定该快闪存储器所适用的时钟信号,使该快闪存储器根据所适用的时钟信号操作,其中当该控制器以这些测试用时钟信号其中之一测试该快闪存储器时,该快闪存储器回应一回应信号;以及该控制器藉由调整读取这些测试用时钟信号对应的上述回应信号的一取样时间点,自这些测试用时钟信号中决定出该快闪存储器所适用的时钟信号。
【技术特征摘要】
2014.02.14 TW 103104843;2013.07.11 US 61/845,0651.一种数据储存装置,包括:一快闪存储器;以及一控制器,耦接该快闪存储器,该控制器以多种频率的测试用时钟信号测试该快闪存储器,以决定该快闪存储器所适用的时钟信号,使该快闪存储器根据所适用的时钟信号操作,其中当该控制器以这些测试用时钟信号其中之一测试该快闪存储器时,该快闪存储器回应一回应信号;以及该控制器藉由调整读取这些测试用时钟信号对应的上述回应信号的一取样时间点,自这些测试用时钟信号中决定出该快闪存储器所适用的时钟信号。2.如权利要求1所述的数据储存装置,其中:该控制器还由这些测试用时钟信号中决定出多个时钟候选作为该快闪存储器所适用的时钟信号,使该快闪存储器于这些时钟候选中作变频操作。3.如权利要求2所述的数据储存装置,其中:该控制器以该快闪存储器得以正确运作的一最高频时钟以及一次高频时钟为上述时钟候选;且该控制器于每下达一指令给该快闪存储器时切换该快闪存储器所使用的时钟信号。4.如权利要求2所述的数据储存装置,其中:该控制器以该快闪存储器得以正确运作的一最高频时钟以及一次高频时钟为上述时钟候选;该控制器于下达读取指令给该快闪存储器时控制该快闪存储器以上述最高频时钟操作;且该控制器于下达写入指令给该快闪存储器时控制该快闪存储器以上述次高频时钟操作、或于上述最高频时钟以及上述次高频时钟间切换操作。5.如权利要求2所述的数据储存装置,其中:该控制器以该快闪存储器得以正确运作的一最高频时钟以及一次高频时钟为上述时钟候选;该控制器于循序读写该快闪存储器时控制该快闪存储器以上述最高频时钟操作;且该控制器于随机读写该快闪存储器时控制该快闪存储器以上述次高频时钟操作、或于上述最高频时钟以及上述次高频时钟间切换操作。6.如权利要求1所述的数据储存装置,其中:该控制器自最高频的测试用时钟信号逐渐降频以测试该快闪存储器。7.如权利要求1所述的数据储存装置,其中:该控制器与该快闪存储器之间的数据传输线的驱动基于一组驱动参数;且当该控制器以这些测试用时钟信号其中之一测试该快闪存储器时,该控制器还调整该组驱动参数使得经上述数据传输线所传送的信号得以被该控制器正确撷取。8.如权利要求1所述的数据储存装置...
【专利技术属性】
技术研发人员:蔡金印,赖义麟,
申请(专利权)人:威盛电子股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。