用于固态存储器中经改善电压分布的编程方案制造技术

公开了用于使用编程暂停命令减少固态存储器中的编程干扰的系统和方法。一种数据存储系统包含：非易失性存储器阵列，其包含多个非易失性存储器器件；以及控制器，其被配置成对耦合至第一字线的第一单元进行部分编程。当满足与所述第一单元相关联的编程标准时，所述控制器执行编程暂停命令，之后对耦合至所述第一字线的第二单元进行至少部分编程。对所述第一单元的编程在对所述第二单元的所述至少部分编程之后重新开始。

【技术实现步骤摘要】
【国外来华专利技术】
本公开内容涉及数据存储系统。更特别地，本公开内容涉及用于对固态存储器进行编程的系统和方法。
技术介绍
某些固态存储器设备(例如闪存驱动器)将信息存储在利用浮动栅极晶体管构造的存储器单元的阵列中。将数据编程至固态存储器单元可在相邻位线或字线之间引起耦合干扰，从而不利地影响设备性能。附图说明各种实施例出于说明性目的绘示于随附图示中，并且决不应该解释为限制本公开内容的范围。另外，可组合不同所公开实施例的各种特征以形成额外实施例，其是本公开内容的一部分。图1是根据一实施例的数据存储设备的框图。图2是根据一实施例的非易失性存储器器件中的固态存储器单元的示意性图。图3是显示根据一实施例的固态存储器设备中单元的概率分布的曲线图。图4提供根据一实施例的固态存储器设备中的存储器单元的概率分布。图5提供根据一实施例的固态存储器设备中的存储器单元的概率分布。图6提供用于对固态存储器设备中的存储器单元进行编程的过程的流程图。图7提供根据一实施例的固态存储器设备中的存储器单元的概率分布。图8提供根据一实施例的固态存储器设备中的存储器单元的概率分布。图9提供根据一实施例的固态存储器设备中的存储器单元的概率分布。图10显示根据一实施例的用于对固态存储器设备中的存储器单元进行编程的过程。图11提供用于对固态存储器设备中的存储器单元进行编程的过程的流程图。具体实施方式虽然已描述某些实施例，但这些实施例仅通过实例呈现，并且并不打算限制保护范围。事实上，本文中所述的新颖方法和系统可以多种其它形式体现。此外，可在不背离保护范围的情况下作出呈本文中所述方法和系统形式的各种省略、替换和改变。本文中提供的标题仅为方便起见，并且并不一定影响要求保护的专利技术的范围或意义。概述本公开内容提供用于在固态存储器中执行编程命令的系统和方法。固态存储器单元可根据多级单元(MLC)、单级单元(SLC)、仅下部页(LPO)或其它位编码方案编程。此外，固态单元可使用半位线(HBL)、全位线(ABL)或其它编程架构编程。虽然在本文中在各种编程方案的背景下描述某些实施例，但应理解，本文中公开的原理可适用于任何合适或实际编程方案。关于HBL架构，存储器设备可具有同时存取存储器或其一部分的大约一半输出线或位线的能力。因此，单元可关于交错偶数/奇数页编程，其中“偶数”涉及一半，并且“奇数”涉及另一半。单元可因此包含四个逻辑页，即偶数下部页、偶数上部页、奇数下部页和奇数上部页，其共享同一字线。在某些实施例中，偶数页在奇数页的编程之前编程或反之亦然。然而，在某些条件下，此可导致对偶数页上单元的实质性位线至位线耦合干扰。此外，如果使用实质上类似编程参数，则偶数页上单元的阈值电压分布可变得比对应奇数页上单元的阈值电压分布宽。为克服潜在性能降级(由于此潜在地破坏干扰)，可实施各种方法，诸如例如，用于偶数页编程的减少的步长、用于偶数/奇数页的不同编程验证电平等等。然而，此类解决方案可导致偶数页编程的相对低性能和/或增加的设计复杂度。虽然本文中使用术语“偶数”和“奇数”，但此类术语可互换使用，其中“偶数”可指代“奇数”，反之亦然。某些实施例通过减少HBL存储器中的位线至位线耦合干扰而允许改善阈值电压分布。耦合干扰的减少可至少部分通过使用“编程暂停”命令来实现。例如，在HBLMLC存储器中，数据存储系统可被配置成在满足某一标准时生成编程暂停命令，从而导致偶数上部页上的编程序列暂停。编程暂停命令的执行可后跟同一字线上奇数上部页的编程的执行，之后所述编程可在偶数上部页上重新开始，直到完成。此编程方案可帮助减少位线至位线耦合干扰，并且帮助针对至少偶数页上的单元实现经改善阈值电压分布。在固态存储器中，狭窄字线间距和/或所选字线中的高电压可干扰同一区块中的其它字线。关于ABL架构，存储器设备可具有同时存取存储器或其一部分的连接至页缓冲器的所有位线的能力。因此，在某些实施例中，ABL可递送多达两倍HBL的并行性，并且因此经改善的相对性能。本文中公开的实施例可通过组合“全序列编程”和“编程暂停”命令来减少ABL固态存储器中的字线至字线干扰。ABLMLC固态存储器可在单个字线(WL)上包含两个逻辑页(上部页和下部页)。当与HBL相比时，ABL可以以用于感测放大器的较大面积(例如，大约两倍)为代价包括较大页大小和/或较高性能。在某些实施例中，编程包含两个阶段：(1)使用相对大步长将单元编程至“中间”状态；以及(2)使用相对小步长将单元编程至“最终”状态。这两个阶段可替代地在连续字线上执行。然而，当编程电压在两个阶段中从低值开始时，此过程可不期望地缓慢。为减少编程时间，可实施“全序列”编程过程，其中所有较高状态在一个序列中被编程至其目标位置。例如，每一字线(下部页和上部页两者)可同时编程，此可导致对前一字线的相对大的字线至字线耦合干扰，从而导致较宽电压状态分布。在某些ABLMLC存储器实施例中，“全序列”类型的编程方案结合可在满足某些准测时生成的“编程暂停”命令使用。所述编程暂停命令可导致编程序列在第一字线上暂停，之后在第二字线上执行类似“编程和暂停”操作。编程可然后在第一字线上重新开始，直到其完成。下文描述此方法的进一步细节。此方法可帮助至少部分最小化字线至字线耦合干扰，同时维持相对高的写入性能。类似方案还可应用于SLC或LPO(仅下部页)编程。术语如此申请中所使用，“非易失性固态存储器”、“非易失性存储器”、“NVM”或其变型可指代固态存储器，例如NAND闪存。然而，本公开内容的系统和方法还可用于更多常规硬盘驱动器以及包含固态和硬盘驱动器组件两者的混合驱动器。在一些实施例中，固态存储器可用于计算设备中以扩展易失性存储器(例如DRAM)的存储容量。固态存储器可包括多种技术，例如闪存集成电路、相变存储器(PC-RAM或PRAM)、可编程金属化单元RAM(PMC-RAM或PMCm)、双向通用存储器(OUM)、阻抗RAM(RRAM)、NAND存储器、NOR存储器、EEPROM、铁电存储器(FeRAM)、MRAM或其它分立NVM(非易失性固态存储器)芯片。如本领域中已知，所述非易失性固态存储器阵列或存储设备可物理地划分成平面、区块、页和区段。作为附加或替代，可以使用其它形式的存储装置(例如，电池备份易失性DRAM或SRAM设备、磁盘驱动器等)。本文档来自技高网...

【技术保护点】
一种数据存储设备，其包括：非易失性存储器阵列，其包含多个非易失性存储器器件；以及控制器，其被配置成：对耦合至第一字线的第一单元进行部分编程；确定满足与所述第一单元相关联的编程标准；执行编程暂停命令；在所述编程暂停命令的执行之后对耦合至所述第一字线的第二单元进行至少部分编程；在对所述第二单元的所述至少部分编程之后重新开始对所述第一单元的编程。

【技术特征摘要】
【国外来华专利技术】2013.10.24 US 61/895,248;2013.12.10 US 14/102,3561.一种数据存储设备，其包括：
非易失性存储器阵列，其包含多个非易失性存储器器件；以及
控制器，其被配置成：
对耦合至第一字线的第一单元进行部分编程；
确定满足与所述第一单元相关联的编程标准；
执行编程暂停命令；
在所述编程暂停命令的执行之后对耦合至所述第一字线的第二单元进
行至少部分编程；
在对所述第二单元的所述至少部分编程之后重新开始对所述第一单元
的编程。
2.根据权利要求1所述的数据存储设备，其中，所述第二和第一单元
是彼此相邻地安置于所述字线上的。
3.根据权利要求1所述的数据存储设备，其中，所述控制器被进一步
配置成：至少部分地通过执行所述编程暂停命令来至少部分地减少所述第
一和第二单元之间的位线至位线干扰。
4.根据权利要求1所述的数据存储设备，其中，所述控制器被进一步
配置成：根据半位线(HBL)编程方案对所述第一和第二单元进行编程。
5.根据权利要求1所述的数据存储设备，其中，当编程验证命令通过
时，所述编程标准是满足的。
6.根据权利要求1所述的数据存储设备，其中，当所述控制器已向所
述第一单元施加了预定数量的编程脉冲时，所述编程标准是满足的。
7.根据权利要求1所述的数据存储设备，其中，当所述控制器已向所
述第一单元施加了预定的编程电压电平时，所述编程标准是满足的。
8.根据权利要求1所述的数据存储设备，其中，所述控制器被进一步
配置成：在对所述第二单元的编程完成之后重新开始对所述第一单元的所
述编程。
9.根据权利要求1所述的数据存储设备，其中，所述控制器被进一步
配置成：当其重新开始对所述第一单元的编程时完成对所述第一单元的编
程。
10.根据权利要求1所述的数据存储设备，其中，所述第一单元是与
偶数页相关联的，并且所述第二单元是与奇数页相关联的。
11.根据权利要求1所述的数据存储设备，其中，所述第一单元是与
奇数页相关联的，并且所述第二单元是与偶数页相关联的。
12.根据权利要求1所述的数据存储设备，其中，所述第一字线是耦
合至第一多个单元和与所述第一多个单元交错的第二多个单元的，其中，
所述控制器被配置成：通过对所述第一多个单元进行编程来对所述第一单
元进行编程并通过对所述第二多个单元进行编程来对所述第二单元进行编
程。
13.一种数据存储设备，其包括：
非易失性存储器阵列，其包含多个非易失性存储器器件；以及
控制器，其被配置成：
对耦合至第一字线的第一单元进行部分编程；
确定满足与所述第一单元相关联的编程标准；
执行编程暂停命令；
对耦合至第二字线的第二单元进行部分编程；以及
在对所述第二单元的所述部分编程之后重新开始对所述第一单元的编
程。
14.根据权利要求13所述的数据存储设备，其中，所述控制器被进一
步配置成：在对所述第二单元的所述部分编程之后完成对所述第一单元的
编程并在对所述第一单元的所述编程的完成之后完成对所述第二单元的编
程。
15.根据权利要求14所述的数据存储设备，其中，所述控制器被进一
步配置成：在对所述第一单元的所述编程的完成之后并在对所述第二单元
的所述编程的完成之前对耦合至第三字线的第三单元进行部分编程。
16.根据权利要求13所述的数据存储设备，其中，所述控制器被进一
步配置成：根据全位线(ABL)编程方案对所述第一和第二单元进行编程。
17.根据权利要求13所述的数据存储设备，其中，所述控制器被配置
成：使用全序列编程对所述第一和第二单元进行编程。
18.根据权利要求13所述的数据存储设备，其中，当编程验证命令通
过时，所述编程标准是满足的。
19.根据权利要求13所述的数据存储设备，其中，当所述控制器已向
所述第一单元施加了预定数量的编程脉冲时，所述编程标准是满足的。
20.根据权利要求13所述的数据存储设备，其中，当所述控制器已向
所述第一单元施加了预定的编程电压电平时，所述编程标准是满足的。
21.根据权利要求13所述的数据存储设备，其中，在所述非易失性存
储器阵列中...

【专利技术属性】
技术研发人员：H·李，D·赵，Y·孙，K·S·施特弗，G·梁，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国;US