制备FinFET器件的方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种制备FinFET器件的方法，通过在鳍状结构上制备外延应力结构后，沉积氧化石墨烯层以填充相邻鳍状介质之间的孔隙，由于氧化石墨烯具有良好的填充能力，其能够有效的降低上述孔隙的深宽比，从而避免了由于填充能力不足造成在制备FinFET器件时，鳍状结构之间形成孔洞的缺陷，进而提高器件性能及良率。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及制备FinFET器件的方法。
技术介绍
随着半导体技术的不断发展，半导体器件的尺寸不断的缩小，相应的器件结构的间距(pitch)也再进一步的缩小，而较小的间距(pitch)会给填充工艺带来巨大的挑战。目前，FinFET已经被引入16nm及其下的技术节点中，而在制备FinFET器件的接触孔层间介质层(CTILD)时，由于PMOS区域中外延生长有凸起鳍的U形或∑(sigma)形状的应力层，使得的接触孔层间介质层很难将鳍与鳍之间的间隙充满，导致在鳍状结构之间形成针孔洞，进而降低了制备的FinFET器件的性能及良率。
技术实现思路
针对上述技术问题，本申请提供了一种制备FinFET器件的方法，所述方法包括：提供一设置若干鳍状结构的半导体衬底，且每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；于所述源/漏区外延生长应力结构后，以在相邻的鳍状结构间形成孔隙；制备氧化石墨烯层填充所述孔隙后，去除所述样本栅堆叠结构中的样本栅。上述的制备FinFET器件的方法，所述氧化石墨烯层填充所述孔隙并覆盖所述应力结构的表面，所述方法还包括：沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。上述的制备FinFET器件的方法，所述方法还包括：采用高深宽比填充工艺沉积氧化物制备所述层间介质层。上述的制备FinFET器件的方法，所述方法还包括：去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；于所述栅极凹槽中制备金属栅极。上述的制备FinFET器件的方法，所述方法还包括：外延生长所述应力结构后，回刻部分所述应力结构，以增大所述孔隙的开口口径；继续制备所述氧化石墨烯层，以填充所述孔隙。上述的制备FinFET器件的方法，所述应力结构的形状为U形或Σ形。上述的制备FinFET器件的方法，所述应力结构的材质为Si、SiC或SiGe。上述的制备FinFET器件的方法，制备所述氧化石墨烯层的步骤包括：制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。上述的制备FinFET器件的方法，所述样本栅的材质为Si-ARC、SioC或a-Si。上述的制备FinFET器件的方法，所述氧化石墨烯层的厚度大于所述应力结构的厚度。本申请还提供了一种制备FinFET器件的方法，所述方法包括：提供一设置有若干鳍状结构的半导体衬底，且该半导体衬底上还设置有第一类型器件区域和第二类型器件区域；于所述第一类型器件区域中的所述鳍状结构上外延生长第一应力结构，于所述第二类型器件区域中的所述鳍状结构上外延生长第二应力结构；制备一氧化石墨烯层填充位于相邻鳍状结构之间的区域。上述的制备FinFET器件的方法，所述方法还包括：每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；以及所述第一应力结构和所述第二应力结构均位于所述源/漏区上，且相邻的鳍状结构间形成有孔隙，所述氧化石墨烯层填充所述孔隙。上述的制备FinFET器件的方法，所述氧化石墨烯层填充所述孔隙并覆盖所述第一应力结构和所述第二应力结构的表面，所述方法还包括：沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。上述的制备FinFET器件的方法，所述方法还包括：采用高深宽比填充工艺沉积氧化物制备所述层间介质层。上述的制备FinFET器件的方法，所述方法还包括：去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；于所述栅极凹槽中制备金属栅极。上述的制备FinFET器件的方法，所述方法还包括：外延生长所述第二应力结构后，回刻部分所述第二应力结构，以增大位于所述第二器件区域中所述孔隙的开口口径；继续制备所述氧化石墨烯层，以填充所述孔隙。上述的制备FinFET器件的方法，所述第一应力结构和所述第二应力结构的形状均为U形或Σ形。上述的制备FinFET器件的方法，所述第一器件区域为PMOS区域，所述第二器件区域为NMOS区域，所述第一应力结构的材质为SiGe，所述第二应力结构的材质为Si或SiC。上述的制备FinFET器件的方法，制备所述氧化石墨烯层的步骤包括：制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。上述的制备FinFET器件的方法，所述样本栅的材质为Si-ARC、SioC或a-Si。上述的制备FinFET器件的方法，所述氧化石墨烯层的厚度大于所述第一应力结构的厚度和/或所述第二应力结构的厚度。综上所述，由于采用了上述技术方案，本专利申请记载了一种制备FinFET器件的方法，通过在鳍状结构上制备外延应力结构后，沉积氧化石墨烯层以填充相邻鳍状介质之间的孔隙，由于氧化石墨烯具有良好的填充能力，其能够有效的降低上述孔隙的深宽比，从而避免了由于填充能力不足造成在制备FinFET器件时，鳍状结构之间形成孔洞的缺陷，进而提高器件性能及良率。附图说明图1～8是本申请实施例中制备FinFET器件的方法的流程结构示意图。具体实施方式本申请一种制备FinFET器件的方法，主要用于解决传统制备FinFET器件工艺时，在鳍状结构上制备应力层后，由于鳍状结构之间的间距非常小，而外延生长的应力层在加剧鳍状结构之间孔隙的深宽比的同时，还会缩小上述孔隙开口的口径，进而大大增加了孔隙的填充难度，而本申请则在上述制备应力层后，通过沉积氧化石墨烯来填充鳍状结构之间的孔隙，这是因为氧化石墨烯(Grapheneoxide)具有优良的缝隙填充能力，且可作为绝缘的介质层(如栅氧化物层等)，即可直接沉积氧化石墨烯将上述的孔隙充满，以作为通孔的层间介质层，也可仅通过沉积一氧化石墨烯薄膜来降低上述孔隙的深宽比至设定的区间后，再沉积传统的通孔层间介质层，以充满上述的孔隙，无论采用上述两种方式的哪一种，均能实现鳍状结构间无孔洞绝缘，进而提高FinFET器件的性能及良率。下面结合附图对本专利技术的具体实施方式作进一步的说明:实施例一图1～8是本申请实施例中制备FinFET器件的方法的流程结构示意图；如图1～8所示，本实施例可基于传统制备FinFET器件工艺的基础上，具体的：如图1所示，提供一半导体衬底(如设置有器件结构的衬底或硅...

【技术保护点】
一种制备FinFET器件的方法，其特征在于，所述方法包括：提供一设置若干鳍状结构的半导体衬底，且每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；于所述源/漏区外延生长应力结构后，以在相邻的鳍状结构间形成孔隙；制备氧化石墨烯层填充所述孔隙后，去除所述样本栅堆叠结构中的样本栅。

【技术特征摘要】
1.一种制备FinFET器件的方法，其特征在于，所述方法包括：
提供一设置若干鳍状结构的半导体衬底，且每个所述鳍状结构上
均设置有源/漏区及包括样本栅的堆叠结构；
于所述源/漏区外延生长应力结构后，以在相邻的鳍状结构间形
成孔隙；
制备氧化石墨烯层填充所述孔隙后，去除所述样本栅堆叠结构中
的样本栅。
2.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述氧化石墨烯层填充所述孔隙并覆盖所述应力结构的表面，所述方
法还包括：
沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本
栅。
3.如权利要求2所述的制备FinFET器件的方法，其特征在于，
所述方法还包括：
采用高深宽比填充工艺沉积氧化物制备所述层间介质层。
4.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述方法还包括：
去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；
于所述栅极凹槽中制备金属栅极。
5.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述方法还包括：
外延生长所述应力结构后，回刻部分所述应力结构，以增大所述

\t孔隙的开口口径；
继续制备所述氧化石墨烯层，以填充所述孔隙。
6.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述应力结构的形状为U形或Σ形。
7.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述应力结构的材质为Si、SiC或SiGe。
8.如权利要求1所述的制备FinFET器件的方法，其特征在于，
制备所述氧化石墨烯层的步骤包括：
制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺
后，形成所述氧化石墨烯层。
9.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述样本栅的材质为Si-ARC、SioC或a-Si。
10.如权利要求1所述的制备FinFET器件的方法，其特征在于，
所述氧化石墨烯层的厚度大于所述应力结构的厚度。
11.一种制备FinFET器件的方法，其特征在于，所述方法包括：
提供一设置有若干鳍状结构的半导体衬底，且该半导体衬底上还
设置有第一类型器件区域和第二类型器件区域；
于所述第一类型器件区域中的所述鳍状结构上外延生长第一应
力结构，于所述第二类型器件区域中的所述鳍状结构上外延生长第二...

【专利技术属性】
技术研发人员：张海洋，张城龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31